2023年计算机组成原理习题库

计算机组成原理习题库

第一章计算机系统概论

1.选择题

1、电子计算机问世至今，新型机器不断推陈出新，不管怎么更新，仍然具有“存

储程序”的特点，最早提出这种概念的是B.

A.巴贝奇(CharlesBabagc)

B.冯•诺依曼(vonNeumann)

C帕斯卡(BlaisePascal)

D.贝尔(Bell)

2、下了描述中B是对的的.

A.控制静能理解、解释并执行所有的指令及存储结果

B.一台计算机涉及输入、输出、控制、存储及算术逻辑运算五个部分

C.所有的数据计算都在CPU的控制器完毕

D.以上答案都对的

3、电子计算机的运算/,逻辑单元、控制、单元及重要存储器合称为C。

A.CPU

B.ALU

C.主机

D.UP

4、计算机系统中的存储系统是指I)。

A.RAM存储器

B.ROM存储器

C.主存

D.主存和辅存

5、冯・诺依曼机工作方式的基本特点是Bo

A.多指令流单数据流

B.按地址访问并顺序执行指令

C.堆栈操作

D.存储前内容选择地址

6、由0、1代码组成的语言，称为C°

A.汇编语言

B.人工语言

C.机器语言

D.高级语言

7、下列语句中C是对的的。

A.1KB=1024X1024B

B.1KB=1024B

C.1MB=1024X1024B

D.1MB=1024B

8、一片1MB的磁盘能存储D的数据。

A.10"字节

B.10-字节

C.10"字节

D.22°字节

二、填空题

1、计算机硬件涉及运第器、控制器、存储器、输入设备和输出设备。其中运

算器、控制器和存储器组成主机,运算器和控制器可统称为CPU。

简答：

1.简述冯.诺依曼计算机的特点

2.按照冯.诺依曼原理，现代计算机应具有哪些功能？

答：按照冯.诺依曼原理，现代计算机应具有以下5个功能:

⑴输入输出功能：能把原始数据和解题环节及中间结果接受下来（输入），

把计算结果与计算过程中出现的情况告诉（输出）给用户。

⑵记忆功能：应能“记住”原始数据、解题环节及中间结果。

⑶计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需

要的复杂运算。

⑷判断功能：计算机在进行一步操作后，应能从预先无法拟定的几种方案

中选择一种操作方案。

⑸自我控制功能：计算机应能保证程序执行的对的性和各部件间的协调性。

第三章系统总线

选择题

1、计算机使用总线结陶便于增减外设，同时C°

A.减少了信息传输量

B.提高了信息的传输速度

C.减少了信息传输线的条数

2、计算机使用总线结构的重要优点是便于实现积木化，缺陷是C0

A.地址信息、数据信息和控制信息不能同时出现

B.地址信息与数据信息不能同时出现

C.两种信息源的代码在总线中不能同时传送

16.计算机使用总线结构的重要优点是便于实现积木化，同时°

A减少了信息传输量

B提高了信息传输的速度

C减少了信息传输线的条数

D加重了CPU的工作量

3、在三种集中式总线控制中，C方式响应时间最快。

A.链式查询

B.计数器定期查询

C.独立请求

4、三种集中式总线控制中，A方式对电路故障最敏感。

A.链式查询

B.计数器定期查询

C.独立请求

5、连接计算机与计算机之间的总线属于C总线。

A.片内

B.系统

C.通信

6、在计数器定期查询方式下，若每次计数从二一次计数的终止点开始，则

Bo

A.设备号小的优先级高

B.每个设备使用总线的机会相等

C.设备号大的优先级高

7、在计数器定期查询方式下，若计数从0开始，则Ao

A.设备号小的优先级高

B.每个设备使用总线的机会相等

C.设备号大的优先级高

8、在独立请求方式下，若有N个设备，则Bo

A.有一个总线请求信号和一个总线响应信号

B.有N个总线请求信号和N个总线响应信号

C.有一个总线请求信号和N个总线响应信号

9、系统总线中的数据线、地址线和控制线是根据C来划分的。

A.总线所处的位置

B.总线的传输方向

C.总线传输的内容

10、在各种异步通信方式中，C速度最快。

A.全互锁

B.半互锁

C.不互锁

11、在同步通信中，一个总线周期的传输过程是C

A.先传送数据，再传输地址

B.先传送地址，再传输数据

C.只传输数据

12、总线复用方式可以Co

A.提高总线的传输带宽

B.增长总线的功能

C.减少总线中信号线的数量

13、总线的异步通信方式A0

A.不采用时钟信号，只采用握手信号

B.既采用时钟信号，又采用握手信号

C.既不采用时钟信号，又不采用握手信号

14、总线的半步通信方式B0

A.不采用时钟信号，只采用握手信号

B.既采用时钟信号，又采用握手信号

C.既不采用时钟信号，又不采用握手信号

15.总线通信中的同步控制是B

A.只适合于CPU控制的方式

B.由统一时序控制的方式

C.只适合于外围设备控制的方式

D.只适合于主存

16.计算机使用总线结构的重要优点是便于实现积木化，同时。

A减少了信息传输量

B提高了信息传输的速度

C减少了信息传输线的条数

D加重了CPU的工作量

二、填空题

1.系统总线是连接CPU、主存、10设备之间的信息传送线,按传输内容不同，

又可分为地址线、数据线和控制线，分别来传送地址、数据和控制信号。

2.一个总线传输周期涉及申请分派阶段、寻址阶段、传数阶段和结束阶段四个阶

段°

第四章存储器

一、选择题

1.一个16Kx32位的存储器，其地址线和数据线的总和是—B—

A.48

B.46

C.36

2.一个512KB位的存储器，其地址线和数据线的总和是—C

A.17

B.19

C.27

3.某计算机字长是16位，他的存储容量是64KB,按字编址，他的寻址范围是

_C_

A.64k

B.32KB

C.32K

4.某计算机字长是16位，他的存储容量是1MB,按字编址，他的寻址范围是

_A_

A.512K

B.IM

C.512KB

5.某计算机字长是32位，他的存储容量是64KB,按字编址，他的寻址范围是

_B—

A.16KB

B.16K

C.32K

6.某计算机字长是32位，他的存储容量是256KB,按字编址，他的寻址范围是

_B—

A.128K

B.64K

C.64KB

7.若主存每个存储单元为16位，则_B_

A.其地址线为16根

B.其地址线与16无关

C.其地址线与16有关

8.交叉编址的存储器实质是一种—A_存储器，它能_____执行_______独立

的读/写操作。

A.模块式、并行、多个

B.模块式、串行、多个

C.整体式、并行、一个

9.一个四体并行低位交叉存储器，每个模块的容量是64Kx32位，存储周期为

200ns,在下述说法中B是对的的。

A.在200ns内，存储器能向CPU提供256位二进制信息

B.在200ns内，存储器能向CPU提供128位二进制信息

C.在50ns内，存储器能向CPU提供32位二进制信息

10.在程序的执行过程中，Cache语主存的地址映射是由_C。

A.操作系统来管理的

B.程序员调度的

C.由硬件自动完毕的

11.在下列因素中，与Cache的命中率无关的是C

A.Cache块的大小

B.Cache的容量

C.主存的存取时间

12.常用的虚拟存储器寻址系统由A两级存储器组成.

A.主存---辅存

B.cache---主存

C.cache-—辅存

D.主存一一硬盅

二、填空题

1.Cache、主存和辅存组成三级存储系统,分级的目的是提高速度、扩大容量。

2.欲组成一个32Kx8的存储器，分别选用1KX4位、16Kxi位、2KX8位的

三种不同规格的存储芯片时，各需64、16、16片

3.欲组成一个64Kxi6的存储器，分别选用32Kx8位、16Kxi位、1KX4位

的三种不同规格的存储芯片时，各需1、64、256片

4.用1KX1的存储芯片组成16Kx8位的存储器共需—128_片，若将这些芯片

装在几块板上，设每块板的容量位4KX8位，则该存储器所需的地址码位数

是14―，其中―2—位用于选板，_2—位用于选片，―10—

位用于存储芯片的片内地址。

5.主存储器位1MB即等于—1024—KB,又可表达为220—.

6.主存和Cache的地址映像方法很多，常用的有一直接映像、全相连映像、和

组相连映像三种，在存储管理上常用的替换算法是先进先出和最近很少用

法。

7.设有一个四体低位交叉的存储器，每个体的容量为256KX64位，存取周期

为200ns。则数据总线的宽度为64位，若总线传送周期为50ns。CPU连续读

4个字所需要的时间是_350ns

8.在Cache一主存的地址映像中，全相连映射灵活性最强，全相连映射成本最

局O

9.在写操作时，对Cache语主存单元同时修改的方法称为写直达法，若每次之

暂时写入Cache,直到替换时才写入主存的方法称为写回法。

10.一个n路组相连映像的Cache中，共有M块数据。当n=l时，该Cache变为

直接映像；当n』［时，该Cache变为全相连映像。

11.一个四路组相连的Cache共有64块，主存共有8192块，每块32个字，则

主存地址中的主存字块标记为9位，组地址为4位，字块内地址位5位

12.0101按配奇原则写出其海明码0100101；

三、问答题

1.设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电

平有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有ROM芯片：

2K*8、8K*8、32K*8,4K*8,RAM芯片:1K*4、2K*8、8K*8、16K*8、4K*4及各种

门电路,画出CPU的连接图。规定如下:

01.存储芯片的地址分派为：最小4K地址空间为系统程序区；相邻的4K地

址空间为系统程序工作区；与系统程序工作区相邻的24K为用户程序区。

02.指出选用的存储芯片类型及数量。用4K*8位R0M1片，4K*4位RAM2片，

8K*8位RAM3片

03.具体画出片选逻辑。

2.设某计算机采用直接映像的cache,已知主存容量为4M,cache容量为4096

B,字块长度为8个字（32位/字）

01.画出主存与cache的地址字段分派情况图

02.cache的初态为空，CPU从主存中第0……99号单元读出100个字，反复

读10次，问命中座多少？

03.假如cache的存取时间是50ns,主存的存取时间是500ns，根据02题的

命中率求平均存取时间。

04.计算cache-----主存系统效率。

主存字块标记Cache字块标记字块内地址

1075

2）命中率[（100*10-13）/100*10]*100%=98.7%

3）平均访问时间0.987*50ns+（1-0.987）*500ns=55.85ns

4）Cache——主存系统的效率（50ns/55.85ns）*100%=89.5%

3设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平

有效），用WR作为读写控制信号（高电平为读，低电平为写）。现有1K*4位

RAM,4K*8位RAM,2K*8位ROM芯片以及74138译码器和各种门电路,画出CPU的

连接图。规定如下：

1：主存地址空间分派：A000H~A7FFH为系统程序区；A800H〜AFFFH为用户

程序区。1片2K*8位ROM,4片1K*4位RAM

2：合理选用存储芯片。说明选择儿片，并写出每片存储芯片的二进制地

址范围A800H'ABFFH；ACOOH'AFFFH

3：具体给出存储芯片的片选逻辑。

4、设某微机的寻址范围为64K,接有8片8K的存储芯片，存储芯片的片选信号

为CS,规定：

01、具体画出片选逻辑

02、写出每片RAM的寻址范围

03、假如运营时发现不管往那片RAM存放8K数据，以4000H为起始地址的

存储芯片都有与之相同的数据，分析故障因素。

04、若出现译码中的地址线A13与CPU断线，并搭接在地电平上的故障，后

果如何？

5、设某微机的寻址范围为64K,接有8片8K的存储芯片，存储芯片的片选信号

为CS,规定：

01、具体画出片选逻辑

02、写出每片RAM的寻址范围

03、假如运营时发现只有以0000H为起始地址的存储芯片不能读写，分析故

障因素。

04、假如发现只能对广4片RAM进行读写，试分析故障因素。

第五章、输入输出系统

1.主机与设备传送数据时，采用A,主机与设备是串行工作的。

A.程序查询方式

B.中断方式

C.DMA方式

2.主机与10设备传送数据时，采用一C______,CPU的效率最高

A.程序查询方式

B.中断方式

C.DMA方式

3.中断向量地址是C

A.子程序的入口地址

B.中断服务程序的入口地址

C.中断服务程序入口地址的地址

4.10编址方式通常G分为统一编址和不统一编址，―B—。

A.统一编址就是将T0地址看作是存储器地址的一部分，可用专门的10指

令对设备进行访问。

B.不统一编址是指10地址和存储器地址分开，所以对10访问必须有专门

的10指令

C.统一编址是指10地址和存储器地址是分开的，所以可用访存指令实现

CPU对设备的访问

5.10与主机互换信息的方式中，中断方式的特点是B

A.CPU与设备串行工作，传送与主程序串行工作。

B.CPU与设备并行工作，传送与主程序串行工作。

C.CPU与设备并行工作，传送与主程序并行工作。

6.10与主机互换信息的方式中，DMA方式的特点是—C—

A.CPU与设备串行工作，传送与主程序串行工作。

B.CPU与设备并行工作，传送与主程序串行工作。

C.CPU与设备并行工作，传送与主程序并行工作。

7.下面叙述中_B是对的的

A.总线一定要和接口相连

B.接口一定要和总线相连

C.通道可以代替接口

8.下面叙述中—C_是对的的

A.程序中断方式和DMA方式中实现数据传送都需中断请求

B.程序中断方式中有中断请求，DMA方式中没有中断请求

C.程序中断方式和DMA方式都有中断请求，但目的不同。

9.10的编址方式采用统一编址时，存储单元与10设备是靠B_来区分的。

A.不同的地址线

B.不同的地址码

C.不同的控制线

10.10采用统一编址时，进行输入输出操作的指令是B

A.控制指令

B.访存指令

C.输入输出指令

11.10采用不统一编址时，进行输入输出操作的指令是__C_

A.控制指令

B.访存指令

C.输入输出指令

12.以下—B―是错误的。

A.中断服务程序可以是操作系统模块

B.中断向量就是中断服务程序的入口地址

C.中断向量可以提高辨认中断源的速度

D.软件查询法和硬件法都能找到中断服务程序的入口进址.

13.中断服务程序的最后一条指令是C

A.转移指令

B.出栈指令

C.中断返回指令

14.DMA方式的接口电路中有程序中断部件，其作用是C

A.实现数据传送

B.向CPU提出总线使用权

C.向CPU提出传输结束

15.DMA访问主存时，让CPU处在等待状态，等DMA的一批数据访问结束后，CPU

再恢复工作，这种情况称为____A_

A.停止CPU访问主存

B.周期挪用

C.DMA与CPU交替访问

D.DMA

16.DMA访问主存时，向CPU发送请求，获得总线使用权后再进行访存，这种情

况称为B_

A.停止CPU访问主存

B.周期挪用

C.DMA与CPU交替访问

17.以下叙述是错误的A

A.一个更高级的中断请求一定可以中断另一个中断解决程序的执行

B.DMA和CPU必须分时使用总线

C.DMA的数据传送不需CPU控制

D.

1.I/O与主机互换信息的方式中，程序查询方式和程序中断方式都通过程序实

现数据传送，其中程序查询方式体现CPU与设备是串行工作的。

问答：1.浮点数的表达范围.

2.T/0与主机信息互换的方式有哪些？

3.在I/O设备的中断解决过程中，一次程序中断的全过程大体分为哪几个阶段？

第六章、计算机的运算方法

一、选择题

1.下列数中最小的数为A

A.101001B

B.520

C.2BH

2.下列数中最大的数为B

A.10010101B

B.2270

C.96H

3.设寄存器位数为8位，机器数采用补码形式（含一位符号位）。相应十进制

数-27,寄存器的内容为C

A.27H

B.9BH

C.E5H

4.对真值0表达形式唯一的机器数是B

A.原码

B.补码和移码

C.反码

D.以上都不对

5.在小数定点机中，下述说法对的的是A

A.只有补码能表达T

B.只有原码不能表达-1

C.三种机器数都不能表达T

6.某机字长8位，采用补码形式（含一位符号位）则机器数所能表达的范围是

C

A.-127^127

B.-128~+128

C.-128^+127

7.当X反二1.1111时，相应的真值是A

A.-0

B.--

16

C.--

16

8.设X为整数，Xs=l,1111,相应的真值是C

A.-15

B.-1

C.-0

9.若要表达0、999中的任意一个十进制数，最少需要C位二进制数

A.6

B.8

C.10

10.下列说法有误差的是D

A.任何二进制整数都可用十进制表达

B.任何二进制小数都可用十进制表达

C.任何十进制整数都可用二进制表达

D.任何十进制小数都可用二进制表达

11.补码10110110代表的是十进制负数A

A.-74

B.-54

C.-68

D.-48

12.补码加减法是指C

A.操作数用补码表达，两数相加减，符号位单独解决，减法用加法代替

B.操作数用补码表达，符号位和数值位一起参与运算，结果的符号语加减

相同。

C.操作数用补码表达，连同符号位直接相加减，减某数用加其负数的补码

代替，结果的符号在运算中形成

D.操作数用补码表达，由数符决定两数的操作，符号位单独解决。

13.两补码相加，采用1位符号位，则当D时，表达结果溢出。

A.最高位有进位

B.最高位进位和次高位进位异或结果为0

C.最高位为1

D.最高位进位和次高位进位异或结果为1

14.在浮点机中，判断补码规格化形式的原则是C

A.尾数第一位为1,数符任意

B.尾数的符号位与第一数位相同

C.尾数的符号位与第一数位不同

D.阶符与数符不同。

15.设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一

位、算术右移一位得分别A

A.B4HEDH

B.F4H6D11

C.B5HEDH

D.B4H6DH

16.芯片74181可完毕D

A.16种算术运算

B.16种逻辑运算

C.8种算术运算和8种逻辑运算

D.16种算术运算和16种逻辑运算

17.加法器采用先行进位的目的是C

A.优化加法器的结构

B.节省器材

C.加速传递进位信号

D.增强加法器结构

18.在原码除法中，根据A上商1

A.余数为正

B.余数为负

19.浮点数的表达范围和精度取决于C

A.阶码的位数和尾数的机器数形式

B.阶码的机器数形式和尾数的位数

C.阶码的位数和尾数的位数

D.阶码的机器数形式和尾数的机器数形式

20.零的机器数的表达形式（涉及原码、补码、移码）

21、设浮点数阶码8位（含1位阶符），尾数为24位（含1位数符），则32位二

进制补码浮点规格化数相应的十进制真值范围是：最大正数为2⑵（1-2侬），最

小正数为2一吗最大负数为23（2-2依）,最小负数为2127。

第七章、指令系统

1.指令系统中采用不同的寻址方式的目的只要是B

A.可减少指令译码难度

B.缩短指令字长，扩大寻址空间，提高编程灵活性

C.实现程序控制

2.二进制指令中，操作数的物理地址位置可安排在BC

A.两个主存单元

B.两个寄存器

C.一个主存单元一个寄存器

D.栈顶和次栈顶

3.操作数在寄存器中的寻址方式称为B寻址

A.直接

B.寄存器直接

C.寄存器间接

4.寄存器间接寻址方式中，操作数在C中

A.通用寄存器

B.堆栈

C.主存单元

5.变址寻址方式中，操作数的有效地址是C

A.基址寄存器内容加上形式地址（位移量）

B.程序计数器内容加上形式地址（位移量）

C.变址寄存器内容加上形式地址（位移量）

6.基址寻址方式中，操作数的有效地址是A

A.基址寄存器内容加上形式地址（位移量）

B.程序计数器内容加上形式地址（位移量）

C.变址寄存器内容加上形式地址（位移量）

7.采用基址寻址可扩大寻址范围，且B

A.基址寄存器的内容由用户拟定，在程序执行的过程中不可变

B.基址寄存器的内容由操作系统拟定，在程序执行的过程中不可变

C.基址寄存器的内容由操作系统拟定，在程序执行的过程中可变

8.采用基址寻址可扩大寻址范围，且C

A.变址寄存器的内容由用户拟定，在程序执行的过程中不可变

B.变址寄存器的内容由操作系统拟定，在程序执行的过程中可变

C.变址寄存器的内容由用户拟定，在程序执行的过程中可变

9.变址寻址和基址寻址的有效地址形成方式类似但是C

A.变址寄存器的内容在执行过程中是不可变的。

B.在程序执行过程中，变址寄存器、基址寄存器的内容都是可变的

C.在程序执行过程中，基址寄存器的内容不可变，变址寄存器的内容可变

10.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶

单元，假如是进栈的动作顺序市(A)9Msp,(SP)TfSP,那么出栈的动作顺

序应为B

A.(Msp)>A,(SP)+1TSP

B.(SP)+1^SP,(Msp)^A

C.(SP)-l^SP,(Msp)^A

11.设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节市相

对位移量(补码表达)，若CPU每当从存储器取出一个字节时，即自动完毕

(PC)+1TPC,设当前PC的内容为2023H,规定转移到2023H地址，则该

转移指令第二个字节的内容应为B

A.0811

B.06H

C.0AH

12.直接、间接、立即三种寻址方式指令的执行速度，有快至慢的排序是C

A.直接、立即、间接

B.直接、间接、立即

C.立即、直接、间接

13.下列说法中对的的是C

A.加法指令的执行周期一定要访存

B.加法指令的执行周期一定不访存

C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存

D.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存

14.以下叙述中_B_是错误的。

A.取指令操作是控制器固有的功能，不需要在操作码控制下完毕；

B.所有指令的取指令操作都是相同的；

C.在指令长度相同的情况下，所有指令的取指操作都是相同的；

D.一条指令包含取指、分析、执行三个阶段。

第八章、CPU的结构和功能

1.CPU是指B

A.控制器

B.运算器和控制器

C.运算器、控制器和主存

2.控制滞的所有功能是C

A.产生时序信号

B.从主存中取出指令并完毕指令操作码译码

C.从主存取出指令、分析指令并产生有关的操作控制信号

3.中断标志触发器用于B

A.向CPU发送中断请求

B.指示CPU是否进入中断周期

C.开放或关闭中断系统

4.允许中断触发器用于C

A.向CPU发送中断请求

B.指示有中断正在进行

C.开放或关闭中断系统

5.在中断周期中,将允许中断触发器置"0”的操作由A