数电第4版 课件 33随机存储器_第1页
数电第4版 课件 33随机存储器_第2页
数电第4版 课件 33随机存储器_第3页
数电第4版 课件 33随机存储器_第4页
数电第4版 课件 33随机存储器_第5页
已阅读5页，还剩12页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

5.3静态随机存储器

5.4动态随机存储器（1）地址译码器（2）存储矩阵（3）读写控制电路

1.SRAM的结构和工作原理

6.3静态随机存储器（1）地址译码器缺点：当存储器的存储容量很大时，地址译码器输出的字线将会非常多，译码器的电路结构也变得十分复杂，

6.3静态随机存储器x0x1行译码器1列译码器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=992

6.3静态随机存储器（2）SRAM静态存储单元VT1、VT2、VT3及VT4构成SR锁存器VT5及VT6是行选管

6.3静态随机存储器（3）读写控制电路存储矩阵10010当CE=0，OE=0时，进行读操作；当CE=0，WE=0时，进行写操作。

6.3静态随机存储器010012.SRAM的读写时序读时序写时序

6.3静态随机存储器1.DRAM的基本结构6.4动态随机存储器4管动态存储单元单管动态存储单元2.动态存储单元6.4动态随机存储器3.DRAM的典型操作(1)写“1”操作6.4动态随机存储器3.DRAM的典型操作（2）写“0”操作6.4动态随机存储器3.DRAM的典型操作（3）读“1”操作6.4动态随机存储器3.DRAM的典型操作（4）刷新操作6.4动态随机存储器思考1：归纳可以存放1位二进制信息的单元电路小结基本SR锁存器D触发器掩膜ROM存储单元UVEROM存储单元E2ROM存储单元FlashROM存储单元6管SRAM存储单元4管DRAM存储单元单管DRAM存储单元思考2：用ROM实现4×4乘法运算小结设乘数为X3X2X1X0和Y3Y2Y1Y0积为P7P6P5P4P3P2P1P0两个乘数从ROM的地址端输入，乘积从数据端输出，其示意图如图所示。存储器内容小结

这种设计方法类似于软件设计中的查表法。优点是速度快，但硬件复杂。例如设计一个8×8的乘法器，需要216×16的ROM。在只读存储器（ROM）中，介绍了掩膜ROM、PROM、EPROM等不同类型ROM的工作原理和特点。

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论