现代半导体器件及先进制造知到智慧树章节测试课后答案2024年秋浙江大学_第1页
现代半导体器件及先进制造知到智慧树章节测试课后答案2024年秋浙江大学_第2页
现代半导体器件及先进制造知到智慧树章节测试课后答案2024年秋浙江大学_第3页
现代半导体器件及先进制造知到智慧树章节测试课后答案2024年秋浙江大学_第4页
免费预览已结束,剩余4页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

现代半导体器件及先进制造知到智慧树章节测试课后答案2024年秋浙江大学第一章单元测试

本征硅的费米能级位于:()

A:略偏向

B:略偏向

C:

D:

答案:略偏向

硼掺杂的硅中,下列说法正确的是:()

A:与磷掺杂硅的导电类型一致

B:硅的晶体结构将发生改变

C:电子浓度大于空穴浓度

D:空穴浓度大于电子浓度

答案:空穴浓度大于电子浓度

抑制离子注入工艺中沟道效应的方法有()。

A:降低离子注入能量

B:升高衬底温度

C:衬底表面沉积非晶薄膜

D:倾斜衬底

答案:升高衬底温度

;衬底表面沉积非晶薄膜

;倾斜衬底

制造单晶硅衬底的方法包括()。

A:直拉法

B:氧化还原法

C:区域熔融法

D:外延生长法

答案:直拉法

;区域熔融法

当硅中掺杂浓度越小时,费米能级越靠近Ei。()

A:对B:错

答案:对

第二章单元测试

对于长沟道MOSFET器件,发生夹断后,下面说法中正确的是()。

A:Vg≥Vd+Vth

B:Vg继续增加,Id不会继续增大

C:

D:沟道中漏极一侧的电位为0

答案:Vg≥Vd+Vth

;Vg继续增加,Id不会继续增大

;沟道中漏极一侧的电位为0

沟道长度缩短有可能对MOSFET器件产生哪些影响()。

A:器件的集成度增加

B:阈值电压增大

C:器件的漏极电流增大

D:器件的可靠性劣化

答案:器件的集成度增加

;器件的漏极电流增大

;器件的可靠性劣化

有关MOSFET器件亚阈值摆幅(S)的说法错误的是()

A:温度升高,亚阈值摆幅增大

B:亚阈值摆幅的单位是mV

C:

D:

答案:亚阈值摆幅的单位是mV

有关MOSFET器件特征长度的说法正确的是()

A:栅氧化层介电常数越厚,特征长度越小

B:沟道长度相等的器件,特征长度越小,DIBL越小

C:与器件的沟道长度呈正比

D:仅与器件的结构参数有关

答案:沟道长度相等的器件,特征长度越小,DIBL越小

MOSFET器件的阈值电压实际上是栅极MOS电容强反型区的起点。()

A:错B:对

答案:对

第三章单元测试

下面有关浸没式光刻技术的说法,正确的是()

A:能够减小光的波长

B:由台积电的工程师林本坚发明

C:在目镜和衬底间填充水

D:能够增大物镜的数值孔径

答案:能够减小光的波长

;由台积电的工程师林本坚发明

;能够增大物镜的数值孔径

相移光刻技术中,使光产生相位差的方法包括:()

A:在掩膜板上的透光区域中添加移相器

B:减小未沉积铬区域的石英板厚度

C:利用整面透光的石英板,改变局部区域的厚度

D:改变石英掩膜板的倾斜角

答案:在掩膜板上的透光区域中添加移相器

;减小未沉积铬区域的石英板厚度

;利用整面透光的石英板,改变局部区域的厚度

根据瑞利判据得到的光刻分辨率极限,表达式为()

A:

B:

C:

D:

答案:

正光刻胶和负光刻胶中,光敏剂的作用分别是()

A:交联催化剂,提供自由基

B:提供自由基,交联催化剂

C:交联催化剂,交联催化剂

D:提供自由基,提供自由基

答案:提供自由基,交联催化剂

光刻是集成电路制造过程中总成本最高的工艺。()

A:错B:对

答案:对

第四章单元测试

有关半导体中载流子有效质量的说法正确的是()

A:与载流子的惯性质量在数值上相等

B:电子和空穴可能具有不同的有效质量

C:具有一定的概率分布

D:受到半导体晶格周期性势场的影响

答案:电子和空穴可能具有不同的有效质量

;受到半导体晶格周期性势场的影响

张应变和压应变影响硅沟道中载流子迁移率的共同原因有()

A:减小MOS界面粗糙度

B:抑制界面态的库伦散射作用

C:增加能级分裂,抑制能谷散射

D:减小载流子有效质量

答案:增加能级分裂,抑制能谷散射

;减小载流子有效质量

在硅沟道场效应晶体管器件中,埋入式源漏技术能够产生何种应变()

A:仅能产生张应变

B:其余选项说法都不对

C:仅能产生压应变

D:既有可能产生张应变,又有可能产生压应变

答案:既有可能产生张应变,又有可能产生压应变

对于高集成密度的n型沟道的SiFinFET器件,合适的产生应变的技术是()

A:SiGe埋入式源漏技术

B:接触式刻蚀中止层技术

C:应力记忆技术

D:SiGe虚拟衬底技术

答案:SiGe虚拟衬底技术

应变硅技术从90纳米技术节点开始进入量产。()

A:错B:对

答案:对

第五章单元测试

有关High-k/metalgate技术的说法正确的是()

A:能够提升沟道中的载流子迁移率

B:栅氧化层k值越大越好

C:从45纳米技术节点开始进入量产

D:能够减小栅氧化层中的电场强度

答案:从45纳米技术节点开始进入量产

;能够减小栅氧化层中的电场强度

作为High-k栅氧化层的材料,需要具备下面哪些特点()

A:需要具有较好的稳定性

B:需要是常见材料

C:需要具有合适的能带结构

D:需要具有较高的k值

答案:需要具有较好的稳定性

;需要具有合适的能带结构

;需要具有较高的k值

下面哪种方法能够减小Si栅极堆垛的EOT()

A:减薄栅绝缘层的厚度

B:利用high-k材料替代二氧化硅栅绝缘层

C:应用Scavenging技术

D:利用金属栅替代多晶硅栅

答案:减薄栅绝缘层的厚度

;利用high-k材料替代二氧化硅栅绝缘层

;应用Scavenging技术

;利用金属栅替代多晶硅栅

几种薄膜沉积方法中,三维表面包覆能力由强到弱依次为:ALD、PECVD、电子束蒸镀。()

A:错B:对

答案:对Scavenging技术实质上是氧化还原反应。()

A:对B:错

答案:对

第六章单元测试

根据传输线模型,有关场效应晶体管器件源漏接触电阻的说法正确的是()

A:与金属的功函数无关

B:分为长接触极限和短接触极限两种特例

C:源漏接触电极越大,接触电阻一定越小

D:源漏接触金属下方的电流密度不均匀

答案:分为长接触极限和短接触极限两种特例

;源漏接触金属下方的电流密度不均匀

当互联的最小特征尺寸减小时,下面说法错误的是()

A:互联延时减小

B:互联寄生电阻增大

C:互联寄生电容不变

D:互联延时增大

答案:互联寄生电阻增大

;互联延时增大

Al互联中不包含下面那个结构()

A:Al配线

B:Li

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论