《 FPGA应用技术及实践 》 综合测试题1_第1页
《 FPGA应用技术及实践 》 综合测试题1_第2页
《 FPGA应用技术及实践 》 综合测试题1_第3页
《 FPGA应用技术及实践 》 综合测试题1_第4页
《 FPGA应用技术及实践 》 综合测试题1_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

综合试题一？（？（功能仿真：直接对HDL,原理图描述或其他形式描述的逻辑功能进行测试模moduledff8(clk,reset,d（2）.HDL文本输入：将使用了某种硬件描述语言（？（？（abus:std_logic_vector(7doUSEIEEE.STD_LOGIC_1164Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup发建立时间(SetupTime)和保持时间（Holdtime）。建立时间是指在时钟边沿保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续USEIEEE.STD_LOGIC_1164USEieee.std_logic_1164.aUSEieee.std_logic_1164.a

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论