数字电子技术知到智慧树章节测试课后答案2024年秋中国农业大学

数字电子技术知到智慧树章节测试课后答案2024年秋中国农业大学绪论单元测试

保密性好是数字电子技术的特点

A:错B:对

答案:对数电的抗干扰能力弱

A:对B:错

答案:错

第一章单元测试

一位十六进制数的最大数是几？

A:9B:2C:7D:15

答案:15一位二进制有几个数？

A:2B:0C:16D:1

答案:2一位二进制有几个数？

A:4B:2C:1D:8

答案:48位二进制，一共可以表示多少个数？

A:64B:16C:256D:8

答案:256以下各个物理量是数字信号的是：

A:用0和1

表示的高低电平B:电阻阻值C:电流D:电压

答案:用0和1

表示的高低电平某班共有30位同学，现在要给每位同学分配一组二进制代码。请问最少需要多少位的二进制代码？

A:10B:16C:3D:5

答案:5学生的学号是码制，代表不同的学生。

A:错B:对

答案:对余3

码是一种BCD码

A:错B:对

答案:对二进制数运算中，补码的作用是将减法运算变为加法运算。

A:错B:对

答案:对ASCII码是一组7位二进制代码，用来表示数字、字母、各种符号和控制码等。

A:错B:对

答案:对

第二章单元测试

逻辑代数中一共有多少种逻辑运算？

A:8B:5C:3D:6

答案:8逻辑函数的常用表示方法有

A:真值表B:逻辑表达式C:卡诺图D:逻辑电路图

答案:真值表；逻辑表达式；卡诺图；逻辑电路图逻辑函数的最小项之和形式是什么样的表达式？

A:

或与表达式

B:与或非表达式C:与非-与非表达式D:与或表达式

答案:与或表达式

卡诺图主要用于化简多少个变量的逻辑表达式？

A:3变量或4变量

B:2变量C:5变量

D:大于5变量

答案:3变量或4变量

与或表达式的最简标准是：

A:项数最少，且每项中的因字数最少

B:逻辑运算种类最少C:每项中的因字数最少

D:项数最少

答案:项数最少，且每项中的因字数最少

任何一个逻辑函数都可以化成最小项之和的形式。

A:错B:对

答案:对用卡诺图化简逻辑函数，可以一步得出最简结果。

A:错B:对

答案:对化简多输出逻辑函数时，寻找并合理地利用共用项，有时可以得到更简单的化简结果。

A:对B:错

答案:对逻辑函数中的无关项是指：在实际中不可能出现的项，或者无论取0还是取1对逻辑函数值没有影响的项。

A:错B:对

答案:对逻辑代数中的代入定理不会扩展基本公式和常用公式的使用范围。

A:对B:错

答案:错

第三章单元测试

说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同）

A:具有推拉式输出级的TTL电路；B:CMOS电路的三态输出门；C:互补输出结构的CMOS门；D:

TTL电路的OC门；

答案:CMOS电路的三态输出门；；

TTL电路的OC门；判断N沟道增强型MOS管的导通条件是

A:VGS<VGS(th)NB:VGS>-∣VGS(th)p

∣C:VGS>VGS(th)N

D:VGS<-∣VGS(th)p

∣

答案:VGS>VGS(th)N

CMOS门电路的常见类型有：

A:CMOD电路的OD门B:CMOS电路的三态输出门C:CMOS传输门D:互补输出结构的CMOS门

答案:CMOD电路的OD门；CMOS电路的三态输出门；CMOS传输门；互补输出结构的CMOS门TTL门电路的输入端悬空时，相当于:

A:1B:0C:不允许D:不确定

答案:1和TTL电路相比，CMOS电路的最大优点是：

A:可靠性高

B:功耗低C:速度快D:抗干扰能力强

答案:功耗低TTL与非门的多余输入端应如何处理？

A:接电源VCCB:悬空

C:接地

D:接1或接0均可

答案:接电源VCC；悬空

在一个数字系统中，TTL电路和CMOS电路可以直接互相连接。

A:错B:对

答案:错用高电平表示逻辑1状态、用低电平表示逻辑0状态，称为正逻辑。

A:对B:错

答案:对三态输出门电路的三个输出状态分别是1、0、高阻抗。

A:对B:错

答案:对可以将两个互补输出结构的普通CMOS门电路输出端并联，接成线与结构。

A:对B:错

答案:错

第四章单元测试

用四选一数据选择器，只能实现2变量的逻辑函数。

A:错B:对

答案:错二进制译码器输出的特点是，有一个输出与其他输出不一样

A:对B:错

答案:对用八选一数据选择器可以实现4变量的逻辑函数。

A:对B:错

答案:对优先编码器允许同时输入两个以上的编码信号，但它只对优先权最高的一个进行编码。

A:错B:对

答案:对二-十进制译码器74HC42具有拒绝伪码的功能。

A:对B:错

答案:对组合逻辑电路的分析是根据给定的逻辑电路图，写出输出的表达式，列出真值表，得到电路的逻辑功能。

A:错B:对

答案:对可用于设计组合逻辑电路的常用组合逻辑模块有:

A:译码器B:数值比较器C:数据选择器D:编码器

答案:译码器；数据选择器可采用哪些器件实现逻辑函数？

A:常用的MSI组合逻辑模块

B:

寄存器

C:

门电路D:PLD

答案:常用的MSI组合逻辑模块

；

门电路；PLD

数据选择器的作用是：

A:从输入端的数据选一个送到输出B:输入端输入的是模拟量C:输入端输入数字量或者模拟量都可以D:从输入的模拟量中选一个送到输出

答案:从输入端的数据选一个送到输出组合逻辑电路中消除竞争-冒险的方法有

A:修改逻辑设计

B:引入选通脉冲C:加入移位寄存器电路D:接入滤波电容

答案:修改逻辑设计

；引入选通脉冲；接入滤波电容

第五章单元测试

电路及其输入输出电压波形如下图所示，设触发器的初始状态为Q=0。请指出a~e中错误的部分。（

）/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_4.jpg

A:e段B:d段C:c段D:b段E:a段

答案:d段；b段；a段主从结构的脉冲触发器的状态转换图描述的是其中“主触发器”的状态。

A:错B:对

答案:错对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。

A:对B:错

答案:对在一个触发脉冲内，可以确定所存储的数据Q只变化一次的是

A:电平触发的RS触发器B:基本RS锁存器C:主从RS触发器

答案:主从RS触发器由或非门组成的SR锁存器及其输入输出电压波形如下图所示，请指出a~e中错误的部分。（）/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_3.jpg

A:d段B:b段C:a段D:c段E:e段

答案:d段；b段；a段主从结构SR触发器及其输入输出电压波形如图所示。设触发器的初始状态为Q=0。请指出1~5中错误的部分。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_7new.jpg

A:3B:1C:2D:4E:5

答案:4脉冲触发SR触发器电路中，输入输出电压波形如图所示。设触发器的初始状态为Q=0。请指出a~e中错误的部分。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_8.jpg

A:cB:dC:bD:aE:e

答案:c脉冲触发JK触发器电路中，输入输出电压波形如图所示。设触发器的初始状态为Q=0。请指出a~e中错误的部分。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/8_9.jpg

A:bB:aC:dD:eE:c

答案:d下图中构成的存储系统采用了___扩展方式

A:字和位B:位C:字

答案:字该存储系统的容量为

A:16k×8

B:8k×16

C:16k×4

D:8k×8

答案:16k×8

第六章单元测试

一个4位二进制加法计数器的起始值为1001，经过100个时钟脉冲后的值为（）

A:1100B:1111C:1110D:1101

答案:1101N个触发器能构成最大（

）进制的计数器

A:N-1

B:2C:ND:N+1

答案:2三位二进制减法计数器的初始状态为101,4个脉冲之后它的状态为001

A:错B:对

答案:对用移位寄存器产生1101010脉冲序列，至少需要（

）位的移位寄存器.

A:7B:4C:5D:6

答案:6分析下图电路的逻辑功能。明确给出的状态转换图的状态编码：Sa为_____

A:00B:10C:01D:11

答案:00明确给出的状态转换图的状态编码：Sb为_____

A:22B:10C:00D:01

答案:01明确给出的状态转换图的状态编码：Sc为_____

A:10B:11C:01D:00

答案:10明确给出的状态转换图的状态编码：Sd为_____

A:01B:00C:11D:10

答案:11该电路的类型是Mealy型

A:对B:错

答案:错该电路可用作____进制计数器。

A:3B:6C:2D:5

答案:3

第七章单元测试

若反相输出的施密特触发器输入信号uI如下图所示，/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/11_2.jpg请分析输入VI在ab段时输出VO为高电平

A:错B:对

答案:对若反相输出的施密特触发器输入信号uI如下图所示，请分析输入VI在cd段时输出VO为低电平

A:对B:错

答案:对在下图所示由CMOS电路组成的施密特触发器，输入信号uI如图所示。其中VDD=15V，VTH=7.5V请分析输入VI在ab段时输出VO为高电平

A:错B:对

答案:错在下图所示由CMOS电路组成的施密特触发器，输入信号uI如图所示。其中VDD=15V，VTH=7.5V

输入VI在bc段时输出VO为低电平

A:对B:错

答案:错已知时钟脉冲频率为f，欲得到频率为0.2f的脉冲信号，应采用

A:单稳态触发器B:

五位二进制计数器C:五进制计数器D:多谐振荡器

答案:五进制计数器多谐振荡器可产生的波形是

A:锯齿波B:正弦波C:矩形脉冲D:三角波

答案:矩形脉冲脉冲整形电路有

A:单稳态触发器B:施密特触发器C:555定时器D:多谐振荡器

答案:单稳态触发器；施密特触发器在下图电路中，已知CMOS集成施密特触发器的电源电压VDD=10V，R=10K，C=0.01μF（1）为了得到占空比q=50％的输出脉冲，R1与R2的比值为（

）

A:3:4B:1:1

C:4:3

答案:1:1

在下图电路中，已知CMOS集成施密特触发器的电源电压VDD=10V，R=10K，C=0.01μF

电路的振荡频率是_____

A:6.54kHzB:1.35kHzC:5.4kHz

答案:6.54kHz分析下图所示电路。/asset-v1:TsinghuaX+20250103X+sp+type@asset+block/12_3.jpg（1）该电路是用555构成的____电路。a.单稳态触发器

b.多谐振荡器

c.施密特触发器

A:单稳态触发器

B:多谐振荡器C:

555定时器D:施密特触发器

答案:多谐振荡器

第八章单元测试

常用的D/A转换器的电路结构类型有:

A:权电阻网络DAC

B:倒T型电网络DAC

C:并联比较型D:逐次逼近型

答案:权电阻网络DAC

；倒T型电网络DAC

在各种电路结构类型的A/D转换器中，逐次逼近型A/D转换器的转换速度最快。

A:错B:对

答案:错在各种电路结构类型的A/D转换器中，双积分A/D转换器的稳定性和抗干扰能力最好。

A:错B:对

答案:对A/D转换器的转换精度由输出二进制或十进制的位数决定。

A:对B:错

答案:对A/D转换器的转换速度主要取决于转换电路的类型。

A:对B:错

答案:对权电阻网络DAC和倒T型电阻网络DAC的输出电压与输入数字量的关系是：

A:错B:对

答案:对转换时间与输入电压大小无关的ADC是

A:双积分型ADC

B:

V-F变换型ADC

C:逐次逼近型ADC

D:计数型ADC

答案:逐次逼近型ADC

转换速度最快的ADC是：

A:并联比较型ADC

B:双积分型ADCC:V-F变换型ADC

D:其它类型ADC

答案:并联比较型ADC

A/D转换器的电路结构类型主要有：

A:双积分型

B:V-F变换性C:并联比较型

D:逐次逼近型

答案:双积分型

；V-F变换性；并联比较型

；逐次逼近型影响D/A转换器转换精度的因素有哪些。

A:

电阻网络中电阻值的偏差B:参考电压的波动

C:求和运放的零点漂移D:模拟开关的导通内阻和导通压降

答案:

电阻网络中电阻值的偏差；参考电压的波动

；求和运放的零点漂移；模拟开关的导通内阻和导通压降

第九章单元测试

可编程逻辑器件的基本特征在于：

A:通用性强B:集成度高C:

可靠性好D:其逻辑功能可以由