计算机组成原理浓缩版

计算机组成原理

一、选择题：1．机器数_____中，零的表示形式是唯一的。A．原码B．补码C．移码D．反码答案：B2．某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。

A．B．C．D．答案：C3．加法器采用并行进位的目的是_____。A．提高加法器的速度B．快速传递进位信号C．优化加法器结构D．增强加法器功能答案：B4．组成一个运算器需要多个部件，但下面所列_____不是组成运算器的部件。A．状态寄存器B．数据总线C．ALUD．地址寄存器答案：D二、判断题：判断下列说法是否正确，并说明理由。（注：理由书上自己找）1．ASCII编码是一种汉字字符编码；×2．一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算；×3．在浮点数表示法中，阶码的位数越多，能表达的数值精度越高；×4．只有定点数运算才可能溢出，浮点数运算不会产生溢出。×三、简答题：1．简述奇偶校验码和海明校验码的实现原理。答：奇偶校验码原理：通常是为一个字节补充一个二进制位，称为校验位，通过设置校验位的值为0或1的方式，使字节自身的8位和该校验位含有1值的位数一定为奇数或偶数。在接收方，检查接收到的码字是否还满足取值为1的总的位数的奇偶关系，来决定数据是否出错。海明校验码原理：是在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较均匀地拉大。把数据的每一个二进制位分配在几个不同的偶校验位的组合中，当某一位出现错误，就会引起相关的几个校验位的值发生变化，这不但可以发现错误，还可以指出哪一位出错，为进一步纠错提供了依据。2．简述教材中给出的MIPS计算机的运算器部件的功能和组成。答：MIPS计算机的运算器部件的功能和组成：运算器的首要功能是完成对数据的算术和逻辑运算,由其内部的一个被称之为算术与逻辑运算部件(英文缩写为ALU)承担；运算器的第二项功能，是暂存将参加运算的数据和中间结果,由其内部的一组寄存器承担；为了用硬件线路完成乘除指令运算,运算器内一般还有一个能自行左右移位的专用寄存器,通称乘商寄存器。这些部件通过几组多路选通器电路实现相互连接和数据传送；运算器要与计算机其它几个功能部件连接在一起协同运行,还必须有接受外部数据输入和送出运算结果的逻辑电路。3．浮点运算器由哪几部分组成？处理浮点数指数部分的部件、处理尾数的部件、加速移位操作的移位寄存器线路以及寄存器堆等组成。4．假定X=0.0110011*211，Y=0.1101101*2-10（此处的数均为二进制），在不使用隐藏位的情况下，回答下列问题：（1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出该浮点数能表示的绝对值最大、最小的（正数和负数）数值；解答：绝对值最大：111101111111、111111111111；绝对值最小：000100000000、000110000000（2）写出X、Y的浮点数表示。[X]浮＝101100110011

[Y]浮＝011001101101（3）计算X+YA：求阶差：|△E|=|1011-0110|=0101B：对阶：Y变为10110000001101101C：尾数相加：00011001100000+00000001101101=00011011001101D：规格化：左规：尾数为011011001101，阶码为1010F：舍入处理：采用0舍1入法处理，则有001101100+1=001101101E：不溢出所以，X+Y最终浮点数格式的结果：101001101101，即0.1101101*210四、计算题：1．将十六进制数据14.4CH表示成二进制数，然后表示成八进制数和十进制数。14.4CH=(10100.01001100)2=(14.23)8=(20.21875)10答案为：14.4CH=(10100.01001100)2=(24.23)8=(20.296875)10,请各位同学自行学习验证。2．对下列十进制数表示成8位（含一位符号位）二进制数原码和补码编码。（1）17；

[X]原＝00010001，[X]补＝00010001（2）-17；[X]原＝10010001，[X]补＝111011113．已知下列各[x]原，分别求它们的[x]反和[x]补。（1）[x]原＝0.10100；[x]反＝010100，[x]补＝010100（2）[x]原＝1.00111；[x]反＝111000，[x]补＝111001（3）[x]原＝010100；[x]反＝010100，[x]补＝010100（4）[x]原＝110100；[x]反＝101011，[x]补＝1011004．写出X＝10111101，Y＝－00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。

[X]原＝0010111101,[X]反＝0010111101,[X]补＝0010111101

[Y]原＝1100101011,[Y]反＝1111010100,[Y]补＝1111010101

[X]补+[Y]补＝0010010010（计算机组成原理A一、选择题：1．计算机硬件能直接识别和运行的只能是_______程序。A．机器语言B．汇编语言C．高级语言D．VHDL答：A2．指令中用到的数据可以来自_______（可多选）。A．通用寄存器B．微程序存储器C．输入输出接口D．指令寄存器E.内存单元F.磁盘答：A、C、E3．汇编语言要经过_______的翻译才能在计算机中执行。A．编译程序B．数据库管理程序C．汇编程序D．文字处理程序答：C4．在设计指令操作码时要做到_______（可多选）。A．能区别一套指令系统中的所有指令B．能表明操作数的地址C．长度随意确定D．长度适当规范统一答：A、B、D5．控制器的功能是_______。A．向计算机各部件提供控制信号B．执行语言翻译C．支持汇编程序D．完成数据运算答：A6．从资源利用率和性能价格比考虑，指令流水线方案_______，多指令周期方案_______，单指令周期方案_______。A．最好B．次之C．最不可取D．都差不多答：A、B、C二、判断题：判断下列说法是否正确，并说明理由。1．变址寻址需要在指令中提供一个寄存器编号和一个数值。√2．计算机的指令越多，功能越强越好。×3．程序计数器PC主要用于解决指令的执行次序。√4．微程序控制器的运行速度一般要比硬连线控制器更快。×三、简答题：1．一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什么场合？各自的优缺点是什么？答：一条指令通常由操作码和操作数两个部分组成。指令的操作码一般有定长的操作码、变长的操作码两种组织方式。定长操作码的组织方式应用在当前多数的计算机中；变长的操作码组织方式一般用在小型及以上的计算机当中。（注：存疑）定长操作码的组织方式对于简化计算机硬件设计，提高指令译码和识别速度有利。变长的操作码组织方式可以在比较短的指令字中，既能表示出比较多的指令条数，又能尽量满足给出相应的操作数地址的要求。2．如何在指令中表示操作数的地址？通常使用哪些基本寻址方式？答：是通过寻址方式来表示操作数的地址。

通常使用的基本寻址方式有：立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、间接寻址、堆栈寻址等。3．为读写输入/输出设备，通常有哪几种常用的寻址方式用以指定被读写设备？答：为读写输入/输出设备，通常有两种常用的编址方式用以指定被读写设备，一是I/O端口与主存储器统一的编制方式，另一种是I/O端口与主存储器彼此独立的编制方式。(存疑，此答案回答的是编码方式，而非寻址方式--!)4．简述计算机中控制器的功能和基本组成，微程序的控制器和硬连线的控制器在组成和运行原理方面有何相同和不同之处？答：控制器主要由下面4个部分组成：（1）程序计数器（PC），是用于提供指令在内存中的地址的部件，服务于读取指令，能执行内容增量和接收新的指令地址，用于给出下一条将要执行的指令的地址。（2）指令寄存器（IR），是用于接收并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运行提供指令本身的主要信息。（3）指令执行的步骤标记线路，用于标记出每条指令的各个执行步骤的相对次序关系，保证每一条指令按设定的步骤序列依次执行。（4）全部控制信号的产生部件，它依据指令操作码、指令的执行步骤（时刻），也许还有些另外的条件信号，来形成或提供出当前执行步骤计算机各个部件要用到的控制信号。计算机整机各硬件系统，正是在这些信号控制下协同运行，执行指令，产生预期的执行结果。由于上述后两个部分的具体组成与运行原理不同，控制器被分为硬连线控制器和微程序控制器两大类。微程序的控制器和组合逻辑的控制器是计算机中两种不同类型的控制器。共同点：①基本功能都是提供计算机各个部件协同运行所需要的控制信号；②组成部分都有程序计数器PC，指令寄存器IR；③都分成几个执行步骤完成每一条指令的具体功能。不同点：主要表现在处理指令执行步骤的办法，提供控制信号的方案不一样。微程序的控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号从控制存储器中读出，并经过一个微指令寄存器送到被控制部件。组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号。微程序的控制器的优点是设计与实现简单些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计，缺点是运行速度要慢一些。组合逻辑控制器的优点是运行速度明显地快，缺点是设计与实现复杂些，但随着EDA工具的成熟，该缺点已得到很大缓解。5．控制器的设计和该计算机的指令系统是什么关系？答：控制器的的基本功能，是依据当前正在执行的指令，和它所处的执行步骤，形成并提供在这一时刻整机各部件要用到的控制信号。所以，控制器的设计和该计算机的指令系统是一一对应的关系，也就是控制器的设计应依据指令的要求来进行，特别是要分析每条指令的执行步骤，产生每个步骤所需要的控制信号。6．指令采用顺序方式、流水线方式执行的主要差别是什么？各有什么优点和缺点？顺序方式是，在一条指令完全执行结束后，再开始执行下一条指令。优点是控制器设计简单，容易实现，；缺点是速度比较慢。指令流水线方式是提高计算机硬件性能的重要技术和有效措施，在成本增加不多的情况下很明显地提高了计算机的性能。追求的目标是力争在每一个指令执行步骤中完成一条指令的执行过程。实现思路是把一条指令的几项功能划分到不同的执行部件去完成，在时间上又允许这几个部件可以同时运行。缺点是控制器设计复杂，比较不容易实现，；突出的优点是速度明显提高。计算机组成原理A

一、选择题：1．下列部件（设备）中，存取速度最快的是______。答：CA．光盘存储器B．CPU的寄存器

C．软盘存储器D．硬盘存储器2．某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为______。答：DA．23B．25C．50D．203．在主存和CPU之间增加Cache的目的是______。A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作答：C4．在独立编址方式下，存储单元和I/O设备是靠______来区分的。A．不同的地址和指令代码B．不同的数据和指令代码C．不同的数据和地址D．不同的地址答：A5．随着CPU速度的不断提升，程序查询方式很少被采用的原因是______。A．硬件结构复杂B．硬件结构简单C．CPU与外设串行工作D．CPU与外设并行工作答：D6．在采用DMA方式的I/O系统中，其基本思想是在____之间建立直接的数据通路。A．CPU与外设B．主存与外设C．CPU与主存D．外设与外设答：B二、判断题：判断下列说法是否正确，并说明理由。1．CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。×2．引入虚拟存储系统的目的，是为了加快外存的存取速度。×3．按主机与接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。√4．DMA控制器通过中断向CPU发DMA请求信号。√三、简答题：1．在三级存储体系中，主存、外存和高速缓存各有什么作用？各有什么特点？答：多级存储器系统，是围绕读写速度尚可、存储容量适中的主存储器来组织和运行的,并由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运行速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的难题，从而达到使整个存储器系统有更高的读写速度、尽可能大的存储容量、相对较低的制造与运行成本。高速缓冲存储器的问题是容量很小，虚拟存储器的问题是读写速太慢。追求整个存储器系统有更高的性能/价格比的核心思路，在于使用中充分发挥三级存储器各自的优势，尽量避开其短处。2．什么是随机存取方式？哪些存储器采用随机存取方式？答：RAM,即随机存储器，可以看作是由许多基本的存储单元组合起来构成的大规模集成电路。静态随机存储器（RAM）和动态随机存储器（DRAM）可采用随机存取方式。3．什么是虚拟存储器？它能解决什么问题？为什么？答：虚拟存储器属于主存－外存层次，由存储器管理硬件和操作系统中存储器管理软件支持，借助于硬磁盘等辅助存储器，并以透明方式提供给用户的计算机系统具有辅存的容量，接近主存的速度，单位容量的成本和辅存差不多的存储器。主要用来缓解内存不足的问题。因为系统会使用一部分硬盘空间来补充内存。4．什么是串行接口和并行接口？简述它们的数据传输方式和适用场合。答：串行接口只需要一对信号线来传输数据，主要用于传输速度不高、传输距离较长的场合。并行接口传输按字或字节处理数据，传输速率较低，实用于传输速度较高的设备，如打印机等。5．CPU在每次执行中断服务程序前后应做哪些工作？答：CPU在每次执行中断服务程序前完成：关中断；保存断点和被停下来的程序的现场信息；判别中断源，转中断服务程序的入口地址；执行开中断指令。CPU在每次执行中断服务程序后完成：关中断，准备返回主程序；恢复现场信息，恢复断点；执行开中断；返回主程序。6．总线的信息传输有哪几种方式？具体说明几种方式的特点。答：总线的传输方式有：串行传送、并行传送、复用传送和数据包传送。计算机组成的五大部分：运算器，控制器，存储器，适配器，输入输出设备。运算器内实行算术运算和逻辑运算。汉字编码根据用途可以分为：一，汉字的输入编码（直接使用西文标准键盘把汉字输入到计算机）。二，汉字内码（用于汉字信息的存储，交换，检索等操作的机器代码）。三，汉字字模码（汉字的输出形式）。运算器的组成部分：ALU（多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而实现高速运算）。阵列乘除器，寄存器，多路开关，三态缓冲器，数据总线等逻辑开关。存储器是计算机系统的记忆设备，用来存放程序和数据。存储器分类：一，按存取方式：随机存储器，顺序存储器。二，按存储内容可变性：只读存储器，读写存储器。三，按信息易失性：永久性记忆的存储器，非永久性记忆的存储器。四，按在系统中的作用：主存，辅存，高速缓存，控存存储器分级的目的：同时兼顾存储器容量大，速度快，成本低的特点。每个存储单元都有一个地址编码，用来寻找地址单元。微机中的最小编址单位是字节。存储器与CPU之间连接的信号线有;地址线，数据线，控制线三类。刷新周期以及两种刷新方式----从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，，这段时间间隔叫做刷新周期。一般为2ms,4ms,8ms.两种刷新方式：集中式，分散式。提高DRAM的方式：快页，缓存，SDRAM。ROM只能读出，不能写入，故称为只读存储器。分类：掩膜式，一次编程，多次编程。闪速存储器是一种高密度，非易失性的读/写半导体存储器。提高存储速度的方法：双端口，交叉模块。Cache介于CPU和主存之间。功能：解决二者速度不匹配。命中率的高低与程序的行为，cache的容量，组织方式和块有关。三种映射方法：全相连映射（比较器电路难于设计和实现，适合小容量cache使用）直接映射（硬件简单，成本低。每个主存块只有一个固定的行位置可以存放）组相连映射（前两者的综合）19）写策略及写一致性：写回法：写cache与写主存异步进行，减少写主存次数，但存在不一致性的隐患）；全写法：写cache与写主存同步进行，cache中每行无需设置修改位，以及相应的判断逻辑。缺点：cache对CPU向主存的写操作无高速缓冲的功能，降低了cache的功效。写一致法：第一次写命中时要同时写入内存。指令就是要计算机执行某种操作的命令。计算机程序是由一系列的机器指令组成的。指令有微指令，机器指令，宏指令之分。微指令是微程序级的命令，属于硬件。宏指令是由若干条机器指令组成的软件指令，它属于软件。机器指令介于微指令和宏指令之间，通常简称为指令，每一条指令可以完成一个独立的算数运算和逻辑运算操作。指令系统：一台计算机中所有机器指令的集合。复杂指令系统计算机：CISC精简指令系统计算机：CISC对指令系统的要求：完备性，有效性，规整性，兼容性。指令格式通常由操作码字段和地址码字段组成。操作数地址分为三地址，二，一，零（如停机操作）。二地址操作数指令的类型：存储器-存储器（SS），寄存器-寄存器（RR），寄存器-存储器（RS）指令的寻址方式：顺序，跳跃操作数的寻址方式：隐含，立即，直接，间接。精简指令系统（RISC）的特点：选取使用频率最高的一些简单指令，指令条数少；指令长度固定，指令格式种类少，寻址方式种类少。只有取数存数指令访问存储器，其余都在寄存器之间运行。28）CPU的功能：指令，操作，时间控制，数据加工。主要寄存器：数据缓冲寄存器（DR）（一，作为CPU和内存吗，外部设备之间信息传送的中转站。二，在单累加器结构的运算器中，兼作操作数寄存器。）指令寄存器（IR）（保存当前正在执行的一条指令）程序寄存器（PC）（又称为指令计数器，确定下一条指令的地址。地址寄存器（AR）（保存当前所访问的内存单元的地址）累加寄存器（AC）（暂时存放ALU运算的结果信息）状态条件寄存器（PSW）（保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容）时钟周期通常称为节拍脉冲或T周期，他是处理操作的最基本单位。CPU周期指读取一个指令字的最短时间，它包含有若干个指令周期。CPU周期也称为机器周期。指令周期指取出并执行一条指令的时间，包含若干个CPU周期。时序信号的作用：保证计算机能够准确，迅速，有条不紊的工作。时令序号产生器的组成：时钟源：为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。环形脉冲发生器：产生一组有序的，间隔相等或不等的脉冲序列，以便通过译码电路产生最后所需的节拍脉冲。节拍脉冲。启停控制逻辑。时序控制方式：一，同步控制方式：在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的（1，采用完全统一的机器周期执行各种不同的指令。2，采用不定长机器周期。3，中央控制与局部控制结合）二，异步控制方式：每条指令，每个操作控制信号需要多少时间就占用多少时间。三，联合控制方式。微指令：控制部件通过控制线向执行部件发出各种控制命令。微操作：执行部件接受微命令后进行的操作。微操作是执行部件中最基本的操作。微操作可分为相容性和相斥性。微指令：在机器的一个CPU周期中，一组实现一种操作功能的微命令的集合。微程序：一条机器指令的功能是由许多微指令组成的序列来实现的，这个微指令序列叫做微程序。微指令的构成：操作控制（发出管理和指挥全机工作的控制信号。）顺序控制（决定产生下一条微指令的地址）在串行方式的微指令控制器中，微指令周期就是只读存储器的工作周期。机器指令与微指令的关系：1，一条机器指令对应一个微程序，这条微程序是由若干条微指令序列组成的。2，指令与微指令，程序与微程序，地址与为地址，前者与内存有关，后者与控存有关。3，每一个CPU周期对应一条微指令。微命令编码的方法：1，直接表示法（操作控制字段中的每一位代表一个微命令）2，编码表示法（把一组相斥性的微命令信号组成一个小组（字段），然后通过小组译码器对每一个微命令信号进行译码，译码输出作为控制信号）3，混合表示法产生后继地址的两种方法：1，计数器方式（微指令的顺序控制字段较短，微地址产生机构简单）2，多路转移方式（能以较短的顺序控制字段配合，实现多路并行转移，灵活性好，速度较快）微指令格式：1，水平型（一次能定义并执行多个并行操作微命令的微指令）2，垂直型（微指令中设置微操作码字段，采用微操作码规定微指令的功能）水平型微指令并行操作能力强，效率高，灵活性强，执行一条指令的时间短，微指令字较长而微程序短，用户难以掌握。并行处理的三种方式：时间并行，空间并行，时间并行+空间并行。总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。分为三类：1，内部总线（CPU内部连接各寄存器及运算部件）2，系统总线（CPU与存储器、通道等连接）3，I/O总线（中、低速I/O设备互相连接）CPU与外设之间由适配器（接口）连接。总线的连接方式：1，单总线结构。2，双总线结构（CPU与主存之间设置了存储总线）3，三总线结构（增加了I/O总线）信息传输方式：1，串行传送（只需要一条传输线，成本低廉）2，并行传送（速度快，系统总线使用这种传送方式）3，分时传送接口是指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。功能：控制，缓冲，状态，转换，整理，程序中断。总线仲裁的目的：解决多个主设备同时竞争总线控制权的问题。仲裁的方式：集中式（链式，计数器定时，独立请求），分布式定时方式：1，同步定时（适合总线长度较短，各功能模块存取时间比较接近的情况下）2，异步定时（总线周期长短可变，不把响应时间强加到功能模块上）数据传送模式：读写操作，块传送操作，写后读，读后写操作，广播，广集操作。计算机与外设之间的信息交换方式：1，程序查询方式（单片机）。2，程序中断方式（硬件结构复杂，服务开销时间大）。3，直接内存访问（DMA）方式：（完全由硬件执行，传输速度高，仅受访问内存时间的限制，适用于内存和高速外围设备之间大批数据交换的场合）。4，通道方式。5，外围处理机方式。单级中断系统是中断结构中最基本的形式。在单级中断系统中，所有的中断源都属于同一级，所有中断源触发器排成一行，其优先次序是离CPU近的优先权高。多级中断系统是指计算机系统中有相当多的中断源，根据各中断事件的轻重缓急程度而分成若干级别，每一中断级分配给一个优先权。Pentium有两类中断源：中断，异常。直接内存访问（DMA）是一种完全由硬件执行I/O交换的工作方式。优点是速度快（CPU不参加传送操作，省去了CPU取指令，取数，送数等操作）。一般执行的过程：1，从外围设备发出DMA请求。2，CPU响应请求，把CPU工作改成DMA操作方式，DMA控制器从CPU接管总线的控制。3，由DMA控制器对内存寻址，即决定数据传送的内存单元地址及数据传送个数的计数，并执行数据传送的操作。4，向CPU报告DMA操作的结束。DMA传送方式：1，停止CPU访内（控制简单，适用于数据传输速率很高的设备成组传送。缺点：DMA控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的）2，周期挪用（既实现了I/O传送，又较好的发挥了内存和CPU的效率，适用于I/O设备读写周期大于内存存储周期的情况）3，DMA与CPU交替访内。DMA数据传送过程：传送前预处理；正式传送；传送后处理。通道是一个特殊功能的处理器，他有自己的指令和程序专门负责数据输入输出的传输控制，而CPU只负责数据管理功能。这样，通道与CPU分时使用内存，实现了CPU内部运算与I/O设备的平行工作。通道的基本功能：执行通道指令，组织外围设备和内存进行数据传输，按I/O指令要求启动外围设备，向CPU报告中断等。组成1一、选择题（每小题选出一个最合适的答案，每小题2分，共20分）1、若十进制数为37.25，则相应的二进制数是（）。（A）100110.01（B）110101.01（C）100101.1（D）100101.012、若[x]反=1.1011，则x=（A）-0.0101（B）-0.0100（C）0.1011（D）-0.10113、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（）。（A）2-15（B）216（C）2-1（D）1-2-154、若采用双符号位补码运算，运算结果的符号位为10，则（）。（A）产生了负溢出（下溢）（B）产生了正溢出（上溢）（C）运算结果正确，为负数（D）运算结果正确，为正数5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（）。（A）无（B）原部分积+[X]补，右移一位（C）原部分积+[-X]补，右移一位（D）原部分积+[Y]补，右移一位6、堆栈指针SP的内容是（）。（A）栈顶地址（B）栈底地址（C）栈顶内容（D）栈底内容7、在寄存器间接寻址方式中，操作数是从（）。（A）主存储器中读出（B）寄存器中读出（C）磁盘中读出（D）CPU中读出8、在微程序控制器中，一条机器指令的功能通常由（）。（A）一条微指令实现（B）一段微程序实现（C）一个指令码实现（D）一个条件码实现9、在串行传输时，被传输的数据（）（A） 在发送设备和接受设备中都是进行串行到并行的变换（B） 在发送设备和接受设备中都是进行并行到串行的变换（C） 发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换（D） 发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换10、系统总线是指（）。（A） 运算器、控制器和寄存器之间的信息传送线（B） 运算器、寄存器和主存之间的信息传送线（C） 运算器、寄存器和外围设备之间的信息传送线（D） CPU、主存和外围设备之间的信息传送线二、名词解释（每小题4分，共20分）1． 全相联映像2． 指令系统3． 指令周期、CPU周期4． 向量中断5． 微指令三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分）1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线3、多重中断方式，是指CPU同时处理多个中断请求4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消四、简答题（每小题5分，共15分）1、某机指令字长12位，每个地址段3位，试提出一种字段分配方案，使该机指令系统能有6条三地址指令和8条二地址指令。2、分别用NRZ-1、PE及FE制记录方式记录数据序列11001，画出写电流波形。3、简述通道控制方式和DMA方式的异同。五、计算题（10分）用补码加减交替一位除法进行6÷2运算，要求写出运算过程和运算结果六、设计题（第一小题12分，第二小题11分，共23分）1、 CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。（1） 标明4个寄存器的名称。（2） 简述指令从主存取出送到控制器的数据通路。（3） 简述数据在运算器和主存之间进行存取访问的数据通路2、 用2K4位/片的RAM存储器芯片设计一个8KB的存储器，设CPU的地址总线为A12~A0（低），数据总线为D7~D0（低），由线控制读写。（1） 该存储器需要多少片2K4位/片的存储器芯片。（2） 请设计并画出该存储器的逻辑图。组成1一、选择题（每小题选出一个最合适的答案，每小题2分，共20分）1、D2、B3、A4、A5、B6、A7、B8、B9、D10、D二、名词解释（每小题4分，共20分）6． 全相联映像：就是让主存中的任何一个块均可以映像装入到Cache中任何一个块的位置上。7． 指令系统：是指一台计算机的所有指令的集合。8． 指令周期：是指从取指令、分析取数到执行完该指令所需的全部时间。CPU周期：也叫机器周期，通常把一个指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。9． 向量中断：是指那些中断服务程序的入口地址是由中断事件自己提供的中断。10． 微指令：是指控制存储器中的一个单元的内容，即控制字，是若干个微命令的集合。三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分）1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。改为：在中央处理器中，控制器可以向运算器发出命令进行运算操作。2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线改为：在单处理机总线中，相对CPU而言，地址线为单向信号和数据线一般都为双向信号线3、多重中断方式，是指CPU同时处理多个中断请求改为：多重中断是指具有中断嵌套的功能，CPU在响应较低级别的中断请求时，如果有更高级别的中断请求，CPU转去响应更高级别中断请求。4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消改为：在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“回答”信号的撤消由从设备自己决定。四、简答题（每小题5分，共15分）1．000XXXYYYZZZ。。。101 XXXYYYZZZ110 000YYYZZZ。。。110 111YYYZZZ2．3．相同点：都是能在不需要CPU干预下实现外设和内存间的数据交换（2分）不同点：1）DMA控制器是通过专门设计的硬件控制逻辑来实现对数据传递的控制，而通道具有自己的指令和程序，是一个有特殊功能的处理器2）DMA仅能控制一台或几台同类设备，而通道能控制多台同类或不同类设备五、计算题（10分）解题要领：首先要转化为，然后进行列算式计算。没有转化，但会列算式，且最后结果正确给7分。六、设计题（第一小题12分，第二小题11分，共23分）1（1）a为MDR,b为IR,c为MAR,d为PC(2)取指令的数据通路：PC→MAR→MM→MDR→IR(3)数据从主存取出的数据通路（设数据地址为X）X→MAR→MM→MDR→ALU→AC数据存入主存的数据通路（设数据地址为Y）Y→MAR,AC→MDR→MM每小题4分，共12分2（1）共需8片（5分）（2）如下逻辑图（6分）《计算机组成原理》期末自测试卷A一、填空题：（每空1分，共15分）1、原码一位乘法中，符号位与数值位（

），运算结果的符号位等于（

）。2、码值80H：若表示真值0，则为（

）码；若表示真值―128，则为（

）码。3、微指令格式分为（

）型微指令和（

）型微指令，其中，前者的并行操作能力比后者强。4、在多级存储体系中，Cache存储器的主要功能是（

）。5、在下列常用术语后面，写出相应的中文名称：VLSI(

),RISC(

),DMA(

),DRAM(

)。6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括（

），（

）（

）。7、从计算机系统结构的发展和演变看，近代计算机是以（

）为中心的系统结构。二、单项选择题：（每题2分，共40分）1、寄存器间接寻址方式中，操作数处于（

）中。A、通用寄存器

B、主存

C、程序计数器

D、堆栈2、CPU是指（

）。A、运算器B、控制器C、运算器和控制器

D、运算器、控制器和主存3、若一台计算机的字长为2个字节，则表明该机器（

）。A、能处理的数值最大为2位十进制数。B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方4、在浮点数编码表示中，（

）在机器数中不出现，是隐含的。A、基数

B、尾数

C、符号

D、阶码5、控制器的功能是（

）。A、产生时序信号

B、从主存取出一条指令

C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。6、虚拟存储器可以实现（

）。A、提高主存储器的存取速度B、扩大主存储器的存储空间，并能进行自动管理和调度C、提高外存储器的存取周期D、扩大外存储器的存储空间7、32个汉字的机内码需要（

）。A、8字节

B、64字节

C、32字节

D、16字节8、相联存储器是按（

）进行寻址的存储器。A、地址指定方式

B、堆栈指定方式C、内容指定方式

D、地址指定方式与堆栈存储方式结合9、状态寄存器用来存放（

）。A、算术运算结果

B、逻辑运算结果C、运算类型

D、算术逻辑运算指令及测试指令的结果状态10、在机器数（

）中，零的表示形式是唯一的。A、原码

B、补码

C、补码和移码

D、原码和反码11、计算机的存储器采用分级方式是为了（

）。A、减少主机箱的体积

B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便

D、操作方便12、有关Cache的说法正确的是（

）。A、只能在CPU以外B、CPU内外都可以设置CacheC、只能在CPU以内D、若存在Cache，CPU就不能再访问主存13、在定点二进制运算中，减法运算一般通过（

）来实现。A、原码运算的二进制减法器

B、补码运算的二进制减法器C、补码运算的十进制加法器

D、补码运算的二进制加法器14、堆栈常用于（

）。A、数据移位

B、程序转移

C、保护程序现场

D、输入、输出15、计算机系统的层次结构从内到外依次为（

）。A、硬件系统、系统软件、应用软件

B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统

D、应用软件、硬件系统、系统软件16、一个指令周期通常由（

）组成。A、若干个节拍B、若干个时钟周期C、若干个工作脉冲

D、若干个机器周期17、在计算机系统中，表征系统运行状态的部件是（

）。A、程序计数器

B、累加计数器

C、中断计数器

D、程序状态字18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（

）。A、4

B、5

C、6

D、719、某一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是（

）。A、20

B、22

C、25

D、3020、下面尾数（1位符号位）的表示中，不是规格化尾数的是（

）。A、010011101（原码）B、110011110（原码）

C、010111111（补码）D、110111001（补码）三、简答题：（每题5分，共10分）1、Cache与主存之间的地址映像方法有哪几种？各有何特点？2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？四、综合题：（共35分）1、（本题7分）某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数×字长）？（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？（3分）操作控制字段判别测试字段下址字段2、（本题12分）设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（3位）数符（1位）尾数（4位）则按上述浮点数的格式：（1）若（X）10=22/64，（Y）10=—2.75，则求X和Y的规格化浮点数表示形式。（6分）（2）求[X+Y]浮（要求用补码计算，列出计算步骤）（6分）3、（本题共16分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？（6分）（2）若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为3280H，则该地址可映像到Cache的哪一组？（4分）（3）若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分）期末自测试卷A参考答案一、填空题（每空1分，共15分）1、分开计算，相乘两数符号位的异或值。

2、移，补

3、水平，垂直4、匹配CPU和主存之间的速度5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。6、地址总线，数据总线，读写控制线

7、存储器二、单项选择题（每题2分，共40分）1、b

2、c

3、c

4、a

5、d

6、b

7、b

8、c

9、d

10、c11、b

12、b

13、d

14、c

15、a

16、d

17、d

18、c

19、a

20、d三、简答题（每题5分，共10分）1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题（共35分）1、（本题7分）（1）、操作控制字段18位，判别测试字段3位，控存容量是128×28；（2）、共16条指令，需112条微指令，控存合适，能满足需要。2、（本题共12分）（1）、X和Y的表示为：X

阶码：1111

尾数：01011

Y

阶码：0010

尾数：10101（2）、①、对阶：Ex―Ey=11.101

保留Ey，X尾数右移3位。②、尾数加：得：11.0110011③、规格化：已经是

④、舍入：尾数：11.0110

⑤、判溢出：无溢出，故结果为：阶码0010

尾数10110

值：―0.1010×223、（本题共16分）（1）共需32个芯片，刷新信号周期约为15.6µs，刷新行地址7位；（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。

（3）连接情况大致如图：期末自测试卷B一、单项选择题：（每题1分，共20分）1、目前我们所说的个人台式商用机属于

。A、巨型机

B、中型机

C、小型机

D、微型机2、下列数中最大的数是

。A、（10011001）2

B、（227）8

C、（98）16

D、（152）103、在小型或微型计算机里，普遍采用的字符编码是

。A、BCD码

B、16进制

C、格雷码

D、ASCⅡ码4、在下列机器数

中，零的表示形式是唯一的。A、原码

B、补码

C、反码

D、原码和反码5、设［X］补=1.x1x2x3x4,当满足

时，X>-1/2成立。A、x1必须为1，x2x3x4至少有一个为1

B、x1必须为1，x2x3x4任意C、x1必须为0，x2x3x4至少有一个为1

D、x1必须为0，x2x3x4任意6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是

。A、11001011

B、11010110

C、11000001

D、110010017、在CPU中，跟踪后继指令地址的寄存器是

。A、指令寄存器

B、程序计数器

C、地址寄存器

D、状态条件寄存器8、EPROM是指

。A、读写存储器

B、只读存储器C、可编程的只读存储器

D、光擦除可编程的只读存储器9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）→MSP，(SP)―1→SP。那么出栈操作的动作顺序应为

。A、(MSP)→A，(SP)+1→SP

B、(MSP)→A，（SP）―1→SPC、(SP―1)→SP，(MSP)→A

D、(SP)+1→SP，(MSP)→A10、下面尾数（1位符号位）的表示中，不是规格化的尾数的是

。A、010011101（原码）

B、110011110（原码）C、010111111（补码）

D、110111001（补码）11、在主存和CPU之间增加cache存储器的目的是

。A、增加内存容量

B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题D、增加内存容量，同时加快存取速度12、CPU主要包括

。A、控制器

B、控制器、运算器、cacheC、运算器和主存

D、控制器、ALU和主存13、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，变址寻址方式的有效地址为

。A、EA=(X)+D

B、EA=(X)+(D)

C、EA=((X)+D)

D、EA=((X)+(D))14、信息只用一条传输线，且采用脉冲传输的方式称为

。A、串行传输

B、并行传输

C、并串行传输

D、分时传输15、下述I/O控制方式中，主要由程序实现的是

。A、PPU(外围处理机)方式

B、中断方式

C、DMA方式

D、通道方式16、系统总线中地址线的功能是

。A、用于选择主存单元地址

B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存和I/O设备接口电路的地址17、CRT的分辨率额为1024×1024，颜色深度为8位，则刷新存储器的存储容量是

。A、2MB

B、1MB

C、8MB

D、1024B18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为

。A、27H

B、9BH

C、E5H

D、5AH19、根据国标规定，每个汉字在计算机内占用

存储。A、一个字节

B、二个字节

C、三个字节

D、四个字节20、某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为

。A、23

B、25

C、50

D、19二、填空题：（每空1分，共20分）1、设X=—0.1011，则[X]补为

。2、汉字的

、

、

是计算机用于汉字输入、内部处理、输出三种不同用途的编码。3、数控机床是计算机在

方面的应用，邮局把信件自动分拣是在计算机

方面的应用。4、计算机软件一般分为

和

两大类。5、RISC的中文含义是

；CISC的中文含义是

。6、对动态存储器的刷新有两种方式，它们是

和

。7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是

，绝对值最小的非0的正数是

。8、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有

和

等。9、一条指令实际上包括两种信息即

和

。10、按照总线仲裁电路的位置不同，可分为

仲裁和

仲裁。三、简答题：（每题5分，共15分）1、CPU中有哪些主要寄存器？简述这些寄存器的功能。2、RISC机器具有什么优点，试简单论述。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容