【MOOC】集成电路设计基础-华中科技大学 中国大学慕课MOOC答案

【MOOC】集成电路设计基础-华中科技大学中国大学慕课MOOC答案知识点1-3摩尔定律随堂测试1、【单选题】摩尔定律之后，集成电路发展有三条主线，以下不是集成电路发展主线的是：。本题答案：【SoC】2、【单选题】摩尔定律是指集成电路上可容纳的晶体管数目，约每隔：个月便会增加一倍，性能也将提升一倍。本题答案：【18】第一部分第一次测验1、【单选题】题1-1-1中国高端芯片联盟正式成立时间是：。本题答案：【2016年7月】2、【单选题】题1-1-2如下不是集成电路产业特性的是：。本题答案：【低风险】3、【单选题】题1-1-3摩尔定律是指集成电路上可容纳的晶体管数目，约每隔：个月便会增加一倍，性能也将提升一倍。本题答案：【18】4、【单选题】题1-1-4摩尔定律之后，集成电路发展有三条主线，以下不是集成电路发展主线的是：。本题答案：【SoC】5、【单选题】题1-1-5单个芯片上集成约50万个器件，按照规模划分，该芯片为：。本题答案：【VLSI】6、【单选题】题1-1-6年发明了世界上第一个点接触型晶体管。本题答案：【1947】7、【单选题】题1-1-7年发明了世界上第一块集成电路。本题答案：【1958】8、【单选题】题1-1-8FinFET等多种新结构器件的发明人是：。本题答案：【胡正明】9、【单选题】题1-1-9集成电路代工产业的缔造者：。本题答案：【张忠谋】10、【单选题】题1-1-10世界第一块集成电路发明者：。本题答案：【基尔比】第二部分第一次测验1、【单选题】MOS管一旦出现现象，此时的MOS管将进入饱和区。本题答案：【夹断】2、【单选题】MOS管从不导通到导通过程中，最先出现的是。本题答案：【耗尽】3、【单选题】在CMOS模拟集成电路设计中，我们一般让MOS管工作在区。本题答案：【饱和区】4、【单选题】PMOS管的导电沟道中依靠导电。本题答案：【空穴】5、【单选题】载流子沟道在栅氧层下形成，源和漏之间“导通”。本题答案：【反型层】6、【单选题】下图中的MOS管工作在区（假定Vth=0.7V）。本题答案：【饱和区】7、【单选题】在NMOS中，若,会使阈值电压。本题答案：【增大】8、【单选题】题2-1-8、如果MOS管的栅源过驱动电压给定，L越，输出电流越理想。本题答案：【大】9、【单选题】表征了MOS器件的灵敏度，即检测输入电压转换为输出电流的能力。本题答案：【】10、【单选题】MOS管的小信号输出电阻本题答案：【沟长调制】第二部分第二次测试1、【单选题】MOS管中相对最大的寄生电容是。本题答案：【栅极氧化层电容】2、【单选题】工作在区的MOS管，其跨导是恒定值。本题答案：【饱和】3、【单选题】下列说法正确的是。本题答案：【MOS器件中存在多个寄生电容，在不同频率下，器件的工作特性有较大差异。】4、【单选题】一个MOS管的本征增益表述错误的是。本题答案：【与MOS管电流无关】5、【单选题】下图中的MOS管工作在区（假定Vth=0.7V）。本题答案：【饱和区】6、【单选题】工作在饱和区的MOS管，可以被看作是一个。本题答案：【电压控制电流源】7、【单选题】MOS管的小信号模型中，体现沟长调制效应的参数是（）。本题答案：【】8、【单选题】模拟集成电路设计中可使用大信号分析方法的是（）。本题答案：【输出摆幅】9、【单选题】模拟集成电路设计中可使用小信号分析方法的是。本题答案：【增益】10、【单选题】画小信号等效电路时，恒定电流源视为。本题答案：【开路】第四单元第一次测验1、【单选题】题4-1-1、随着微电子工艺水平提高,特征尺寸不断减小,这时电路的工作电压通常会（）。本题答案：【不断降低】2、【单选题】题4-1-2、在当今的集成电路制造工艺中，（）工艺制造的IC最容易实现尺寸的按比例缩小。本题答案：【CMOS】3、【单选题】题4-1-3、最常见的集成电路通常采用（）工艺制造。本题答案：【CMOS】4、【单选题】题4-1-4、电阻负载共源级放大器中，下列措施不能提高放大器小信号增益的是（）。本题答案：【增大器件的沟道长度L】5、【单选题】题4-1-5、下面几种电路中增益线性度最好的是（）。本题答案：【二极管负载共源级放大器】6、【单选题】题4-1-6、下面放大器的增益错误的是（）。本题答案：【】7、【单选题】题4-1-7、下图中的本题答案：【】8、【单选题】题4-1-8、不能确定输出直流电压的共源极放大器是（）的共源极放大器。本题答案：【电流源负载】9、【单选题】题4-1-9、下面放大器的小信号增益为（）。本题答案：【】10、【单选题】题4-1-10、下面放大器的小信号增益为（）。本题答案：【】第四单元第二次测验1、【单选题】题4-2-1、源极跟随器通常不能用作（）。本题答案：【放大器】2、【单选题】题4-2-2、小信号输出电阻相对最小的放大器是（）。本题答案：【源级跟随器】3、【单选题】题4-2-3、电流源可以起一个电阻的作用，而且不消耗（）的电压余度。本题答案：【过高】4、【单选题】题4-2-4、下图电路中，源极跟随器的作用是（）。本题答案：【输出缓冲】5、【单选题】题4-2-5、小信号输入电阻最小的放大器是（）。本题答案：【共栅级放大器】6、【单选题】题4-2-6、P衬N阱CMOS工艺中，Cascode放大器中两个尺寸相同且均工作在饱和区的NMOS管具有不相同的（）。本题答案：【】7、【单选题】题4-2-7、共源共栅放大器结构的一个重要特性就是输出阻抗（）。本题答案：【很高】8、【单选题】题4-2-8、下图放大电路的小信号增益为（）。本题答案：【】9、【单选题】题4-2-9、图中元器件和电压均相同时，下面两个电路的增益关系是（）。本题答案：【左边的比右边的小】10、【单选题】题4-2-10、（）放大器的电源抑制比最好。A．电阻负载的共源极放大器B.电流源负载的共源极放大器D.共源共栅极负载的共源共栅极放大器C．共栅极放大器答案：C本题答案：【共源共栅极负载的共源共栅极放大器】第四单元第三次测验1、【单选题】题4-3-1、差分放大器中，共模输入电平的变化不会引起差动输出的改变的因素是（）。本题答案：【输入对管工作在饱和区】2、【单选题】题4-3-2、下列不是基本差分对电路中尾电流的作用的是（）。本题答案：【提高放大器的增益】3、【单选题】题4-3-3、有源电流镜负载差分放大器中，（）时其小信号增益最大。本题答案：【输入差分信号几乎相同】4、【单选题】题4-3-4、下面电路的差模小信号增益为（）。本题答案：【】5、【单选题】题4-3-5、基本差分对电路中对共模增益影响最显著的因素是（）。本题答案：【输入MOS不匹配】6、【单选题】题4-3-6、模拟电路中，精度最高的电阻是（）。本题答案：【比例电阻】7、【单选题】题4-3-7、图中电路不能正常工作的最重要原因是（）。本题答案：【输入信号的共模电平影响电路性能】8、【单选题】题4-3-8、下列电路的输出直流电平不能确定的是（）。本题答案：【电流源负载共源极放大器】9、【单选题】题4-3-9、理想电流源负载的差分放大器，当差分对和负载均有理想的匹配时，则共模抑制比为（）。本题答案：【某一个确定值】10、【单选题】题4-3-10、在差分放大器中，我们最关心的是（）的增益。本题答案：【差模输入到差模输出】第四单元第四次测验1、【单选题】题4-4-1、下图中，其中电压放大器的增益为-A，假定该放大器为理想放大器。请计算该电路的等效输入电阻为（）。本题答案：【】2、【单选题】题4-4-2、下图中，其中电压放大器的增益为-A，假定该放大器为理想放大器。请计算该电路的等效输出电阻为（）。本题答案：【】3、【单选题】题4-4-3、下列结构中不可以采用密勒效应进行分析的电路是（）。本题答案：【】4、【单选题】题4-4-4、下图电路中与X结点相关联的极点频率为（）。本题答案：【】5、【单选题】题4-4-5、下列结构中密勒效应最显著的是（）。本题答案：【共源级放大器】6、【单选题】题4-4-6、密勒效应是（）。本题答案：【可以被我们利用来解决电路设计中的问题】7、【单选题】题4-4-7、伯特图的频率坐标采用（）刻度。本题答案：【对数】8、【单选题】题4-4-8、假定A1为理想运放，下图的传递函数是（）。本题答案：【】9、【单选题】题4-4-9、电阻负载的共源极放大器的主极点在（）。本题答案：【既可能是输入节点，也可能是输出节点#取决于电路的具体情况】10、【单选题】题4-4-10、为达到较好的稳定状态和响应速度，反馈系统的相位裕度一般取（）度。本题答案：【60】第四单元第五次测验1、【单选题】题4-5-1、镜像电流源一般要求相同的（）。本题答案：【器件长度L】2、【单选题】题4-5-2、某一恒流源电流镜如图所示。忽略M3的体效应。要使和严格相等，应取为（）。本题答案：【】3、【单选题】题4-5-3、下图电流镜的输出电压最小值为（）。本题答案：【】4、【单选题】题4-5-4、共源共栅电流镜是为了（）。本题答案：【抑制沟长调制效应】5、【单选题】题4-5-5、下图电流镜的输出电压最小值为（）。本题答案：【】6、【单选题】题4-5-6、下图中电路的小信号增益是（）。本题答案：【】7、【单选题】题4-5-7、共源共栅电流源具有高的（）。本题答案：【输出小信号电阻】8、【单选题】题4-5-8、下图电路中，存在（）组电流镜。本题答案：【3】9、【单选题】题4-5-9、下图电路中，M3管的电路组态是（）。本题答案：【共栅管】10、【单选题】题4-5-10、下图是改进型WilsonMOS电流镜，满足的条件是（）。本题答案：【】第五单元第一次测验1、【单选题】5-1-1、如下不是数字信号的主要特点的是：。本题答案：【抗干扰能力差】2、【单选题】5-1-2、数字集成电路自上而下的设计流程中，如下最底层的设计是：。本题答案：【晶体管级】3、【单选题】5-1-3、数字集成电路设计中，不属于高端工艺对高性能设计的挑战的是：。本题答案：【系统级建模技术】4、【单选题】5-1-4、下图所示的晶体管级电路是：。本题答案：【反相器】5、【单选题】5-1-5、按功能划分，通常一个数字信号处理系统都不包括：。本题答案：【传感器】6、【单选题】5-1-6、集成电路成本中，如下不属于固定成本的是：。本题答案：【封装成本】7、【单选题】5-1-7、集成电路成本中，如下不属于可变成本的是：。本题答案：【研发成本】8、【单选题】5-1-8、如下不是控制集成电路成本直接措施的是：。本题答案：【增加片内测试PAD】9、【单选题】5-1-9、如下不是数字设计的质量评价的指标是：。本题答案：【管脚数量】10、【单选题】5-1-10、不是CMOS反相器的基本特性的是：。本题答案：【是有比电路】第五单元第二次测验1、【单选题】题5-2-1：如下反相器电路中，当0≤Vin≤VTN，则：。本题答案：【PMOS管工作在线性区】2、【单选题】题5-2-2：如下反相器电路中，当Vout+VTP≤Vin≤Vout+VTN，则：。本题答案：【NMOS饱和，PMOS饱和】3、【单选题】题5-2-3：数字逻辑门的高电平噪声容限的表达式是。本题答案：【VOH-VIH】4、【单选题】题5-2-4：如下不是CMOS反相器的负载电容的是。本题答案：【MOS管的结电容】5、【单选题】题5-2-5：反相器的传播延时为。本题答案：【0.5*（tpLH+tpHL）】6、【单选题】题5-2-6：如果将反相器的转换阈值Vit做为允许的输入高电平和低电平极限，则如下关于反相器的噪声容限的表述错误的是。本题答案：【VNLM与VNHM中较小的决定最大直流噪声容限】7、【单选题】题5-2-7：如下不是CMOS数字电路中功耗来源的是：。本题答案：【热电子运动】8、【单选题】题5-2-8：按照功耗性质不同分类来看，开关功耗属于。本题答案：【动态功耗】9、【单选题】题5-2-9：如下不属于CMOS数字电路低功耗设计技术方案的是。本题答案：【提高工作电压】10、【单选题】题5-2-10：如下不是减少CMOS数字电路漏电流功耗的途径的是。本题答案：【提高电源电压VDD】第五单元第三次测验1、【单选题】题5-3-1：以下不是组合逻辑电路的特点的是。本题答案：【输出状态可以记忆】2、【单选题】题5-3-2：以下不是静态组合逻辑电路的是。本题答案：【多米诺逻辑】3、【单选题】题5-3-3：CMOS静态互补组合逻辑门的正确的布尔表达式是。本题答案：【A与B相或非】4、【单选题】题5-3-4：如下关于CMOS静态互补组合逻辑门的特性描述错误的是。本题答案：【VDD与GND之间有直流通路】5、【单选题】题5-3-5：对于大扇入静态CMOS组合逻辑门，如下不是其优化设计技术的是。本题答案：【逐级减小晶体管尺寸】6、【单选题】题5-3-6：如下关于逻辑努力的描述不正确的是。本题答案：【逻辑努力与门的复杂度无关】7、【单选题】题5-3-7：如下关于本征延时的描述不正确的是。本题答案：【本征延时与门的类型有关】8、【单选题】题5-3-8：以下关于逻辑努力方法的优点描述不正确的是。本题答案：【考虑了速度饱和、衬偏效应等】9、【单选题】题5-3-9：以下关于逻辑努力方法的不足之处描述错误的是。本题答案：【简单逻辑优化问题难于转换为一组解析表达式】10、【单选题】题5-3-10：CMOS逻辑门的功耗与如下选线中无关的是。本题答案：【门的逻辑类型（如或非门、与非门等）】11、【单选题】题5-3-11：如下措施中不能降低CMOS逻辑门的开关活动性的是。本题答案：【增大器件尺寸】12、【单选题】题5-3-12：如下不是静态互补CMOS逻辑门的优点的是。本题答案：【有静态功耗】第五单元第四次测验1、【单选题】题5-4-1：如下不是有比逻辑中伪NMOS逻辑的特点的是。本题答案：【输出低电平为GND】2、【单选题】题5-4-2：如下折中设计有比逻辑中伪NMOS逻辑门的方法中，错误的是。本题答案：【减少静态功耗，负载PMOS管要大】3、【单选题】题5-4-3：如下不是有比伪NMOS逻辑改进目标的是。本题答案：【降低输出摆幅，提高VOL】4、【单选题】题5-4-4：如下不是差分串联电压开关逻辑（DCVSL）的特点的是。本题答案：【无动态功耗】5、【单选题】题5-4-5：如下关于传输门/传输管的描述错误的是。本题答案：【PMOS传输管传输低电平性能好，传输高电平有阈值损失；】6、【单选题】题5-4-6：如下不是互补传输晶体管逻辑的特点的是。本题答案：【实现加法器或异或门需要较多晶体管；】7、【单选题】题5-4-7：如下图所示的互补传输管逻辑功能是。本题答案：【A与B相异或；】8、【单选题】题5-4-8：如下不是CMOS动态逻辑的特点的是。本题答案：【CMOS静态逻辑电路工作速度慢；】9、【单选题】题5-4-9：如下CMOS动态逻辑门的特点描述，错误的是。本题答案：【较低的开关活动性；】10、【单选题】题5-4-10：如下不是动态CMOS多米诺逻辑的特点的是。本题答案：【可以实现互补输出逻辑；】第五单元第五次测验1、【单选题】题5-5-1：如下不是CMOS动态逻辑门信号完整性问题的产生原因是。本题答案：【电感耦合；】2、【单选题】题5-5-2：如下不是CMOS动态逻辑的特点的是。本题答案：【CMOS静态逻辑电路工作速度慢；】3、【单选题】题5-5-3：如下关于时序电路的描述错误的是。本题答案：【同步时序电路的优点是时钟偏移带来时序优势；】4、【单选题】题5-5-4：如下关于异步时序电路的描述错误的是。本题答案：【异步时序电路一个时刻允许多个输入发生变化；】5、【单选题】题5-5-5：如下关于动态寄存器的描述不正确的是。本题答案：【不易受噪声电源干扰；】6、【单选题】题5-5-6：如下不是时序电路时序参数的是。本题答案：【静态功耗；】7、【单选题】题5-5-7：如下关于时钟同步CMOS电路（C2MOS）工作过程描述错误的是。本题答案：【工作方式两段式：求值-保持；】8、【单选题】题5-5-8：如下关于时钟同步CMOS电路（C2MOS）的特点描述错误的是。本题答案：【没有存在电荷共享问题；】9、【单选题】题5-5-9：对下图所示电路描述正确的是。本题答案：【可以实现时钟同步CMOS电路功能；】10、【单选题】题5-5-10：如下关于动态锁存器的描述错误的是。本题答案：【比静态锁存器复杂；】第五单元第六次测验1、【单选题】题5-6-1：如下关于真单相时钟电路（TSPC）的描述错误的是。本题答案：【TSPC逻辑电路只含有NMOS块；】2、【单选题】题5-6-2：如下关于无动态竞争电路（NORA）的描述错误的是。本题答案：【无动态竞争电路（NORA）受时钟偏移的影响；】3、【单选题】题5-6-3：如下不是施密特触发器的功能的是。本题答案：【分频；】4、【单选题】题5-6-4：如下关于施密特触发器的描述错误的是。本题答案：【开关阈值可变但只有一个逻辑阈值电平；】5、【单选题】题5-6-5：如下关于单稳态电路的描述错误的是。本题答案：【单稳态电路只有一个稳定状态，并且状态经常变化；】6、【单选题】题5-6-6：如下关于无稳态电路的描述错误的是。本题答案：【无稳态电路是指具有一个稳定状态，只是其稳定状态不确定而已；】7、【单选题】