2021年华南理工大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)

2021年华南理工大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。A.8004和8008B.8002和8007C.8001和8008D.8000和80042、下列关于Cache和虚拟存储器的说法中，错误的有（）。I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC.I、Ⅱ、ⅢD.I、Ⅲ、Ⅳ3、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有A.低位数值大小B.低位数的全和C.高位数值大小D.低位数送来的进位4、假设编译器规定int和shot类型长度分别为32位和16位，若有下列C语言语句：unsignedshortx=65530；unsignedinty=x；得到y的机器数为（）。A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH5、4位机器内的数值代码，则它所表示的十进制真值可能为（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能7、下列关于多总线结构的叙述中，错误的是（）。A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间需通过桥接器相连D.PCI-Expressx16采用并行传输方式8、CPU中的译码器要用（）。A.地址译码人B.指令译码C.数据译码1D.控制信号译码9、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。A.8.4sB.11.7sC.14sD.16.8s10、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（）。A.可以采用单总线结构数据通路B.处理器时钟频率较低C.在指令执行过程中控制信号不变D.每条指令的CPI为111、已知一台时钟频率为2GHz的计算机的CPI为1.2。某程序P在该计算机上的指令条数为4×10-6。若在该计算机上，程序P从开始启动到执行结束所经历的时间是4s，则运行P所用CPU时间占整个CPU时间的百分比大约是（）。A.40%B.60%C.80%D.100%12、在下列寻址方式中，（）方式需要先计算，再访问存。A.相对寻址B.变址寻址C.间接寻址D.A、B13、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是（）。A.16位B.32位C.128位D.256位14、在DMA传送方式中，发出DMA请求的是（）。A.外部设备B.DMA控制器C.CPUD.主存15、隐指令指（）。A.操作数隐含在操作码中的指令B.在一个机器周期里完成全部操作的指令C.隐含地址码的指令D.指令系统中没有的指令二、填空题16、计算机的_______是计算机_______结构的重要组成部分，也是计算机不同于一般电子设备的本质所在。17、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满足实际需求。18、数控机床是计算机在_______方面的应用，邮局把信件自动分练是在计算机_______方面的应用。19、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。20、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______21、CPU能直接访问______和______但不能直接访问磁盘和光盘。22、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。23、虚拟存储器指的是________层次，它给用户提供了一个比实际________空间大的多________空间。24、RISC的中文含义是________，CISC的中文含义是________。25、堆栈是一种特殊的数据寻址方式，它采用________原理。按结构不同，分为________堆栈和________堆栈。三、名词解释题26、循环码：27、不归零制NRZO：28、ROM：29、从设备：被主设备访问的设备。四、简答题30、比较选择型DMA控制器与多路型DMA控制器？31、总线的分类方法主要有哪几种？请分别按这几种法说明总线的分类。32、说明总线结构对计算机系统性能的影响。33、请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？五、计算题34、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？35、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。36、已知两个实数x=-68，y=-8.25，它们在C语言中定义为float型变量，分别存放在寄存器A和B中。另外，还有两个寄存器C和D。A、B、C、D都是32位寄存器。请问（要求用十六进制表示二进制序列）：1）寄存器A和B中的内容分别是什么？2）x和y相加后的结果存放在寄存器C中，寄存器C中的内容是什么？3）x和y相减后的结果存放在寄存器D中，寄存器D中的内容是什么？注：float型变量在计算机中都被表示成IEEE754单精度格式。六、综合题37、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。38、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。1）控制存储器的容量应为多少？2）设计出微指令的具体格式。39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。列出操作码的扩展形式并计算操作码的平均长度。

参考答案一、选择题1、D2、D3、D4、B5、D6、C7、D8、B9、D10、A11、B12、D13、B14、A15、D二、填空题16、软件系统17、存取时间存储周期存储器带宽18、自动控制人工智能19、带宽处理器20、传输字节21、cache主存22、符号位阶码尾数23、主存--外存主存虚拟地址24、精简指令系统计算机复杂指令系统计算机25、先进后出寄存器存储器三、名词解释题26、循环码：一种纠错码，其合法码字移动任意位后的结果仍然是一个合法码字。27、不归零制NRZO：一种磁盘信息记录方式，磁头线圈上始终有电流，正向电流代表1，反向电流代表0。28、ROM：只读存储器，一种只能读取数据不能写入数据的存储器。29、从设备：被主设备访问的设备。四、简答题30、答：选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型，DMA控制器却适合于同时为多个慢速外设服务。选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。31、答：A、按传送格式分为：串行总线、并行总线；B、按时序控制方式分为：同步总线（含同步扩展总线），异步总线；C、按功能分为：系统总线，CPU内部总线、各种局部总线。32、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令（3）吞吐量总线数量越多，吞吐能力越大33、答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。五、计算题34、解析：1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。3）由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。4）由于存储字长为24位，因此一次间接寻址的范围为224。5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。35、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线，所以理想情况下加速比等于5。现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。36、解析：1）float型变量在计算机中都被表示成IEEE754单精度格式。x=-68=-（1000100）2=-1.0001×26，符号位为l，阶码为127+6=128+5=（10000101）2，尾数为1.0001，所以小数部分为00010000000000000000000，合起来整个浮点数表示为11000010100010000000000000000000，写成十六进制为C2880000H。y=-8.25=-（1000.01）2=-1.00001×23，符号位为1，阶码为127+3=128+2=（100000102，尾数为1.00001，所以小数部分为00001000000000000000000，合起来整个浮点数表示为11000001000001000000000000000000，写成十六进制为Cl040000H。2）两个浮点数相加的步骤如下。①对阶：Ex=10000101，Ey=10000010，则[Ex-Ey]补=[Ex]补+[-Ey]补=10000101+01111110=00000011Ex大于Ey，所以对y进行对阶。对阶后，y=-0.00100001×26。②尾数相加：x的尾数为-1.000100000000000000000，y的尾数为-0.00100001000000000000000。用原码加法运算实现，两数符号相同，做加法，结果为-1.001100010000000000000000000。即x加y的结果为-1.00110001×24，所以符号位为1，尾数为00110001000000000000000，阶码为127+6=128+5，即10000101，合起来为11000010100110001000000000000000，转换为十六进制形式为C2988000H。所以寄存器C中的内容是C2988000H。3）两个浮点数相减的步骤同加法，对阶的结果也一样，只是尾数相减。尾数相减：x的尾数为-1.00010000000000000000000，y的尾数为-0.00100001000000000000000。用原码减法运算实现，两数符号相同，做减法。符号位取大数的符号，为1：数值部分为大数加小数负数的补码，即1.00010000000000000000000+1.11011111000000000000000=0.11101111000000000000000x减y的结果为-0.11101111×26=-1.1101111×25，所以符号位为1，尾数为11011110000000000000000，阶码为127+5=128+4=（10000100）2，合起来为11000010011011110000000000000000，转换为十六进制形式为C26F0000H。所以寄存器D中的内容是C26F0000H。六、综合题37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4