数字电子技术 课件 第5章 触发器

教学课件数

字

电

子

技

术第5章触发器目录CATALOG5.4主从触发器(，★)5.5边沿触发器(，★)5.6各种触发器功能的比较(

)

5.2基本RS触发器(★)5.7应用案例5.1概述5.3同步触发器(，★)

按电路结构分知识图谱触发器5.1概述

5.7应用案例触发器的概念及特点5.2基本RS触发器5.3同步触发器5.4主从触发器触发器的分类及逻辑功能描述：特性表、特性方程、状态图、卡诺图、波形图概念：双稳态触发器——两个稳态(0态，1态)特点：保持、置0、置1、翻转(具有记忆功能)用与非门构成的基本RS触发器：保持、置0、置1

、禁用(不定)

按电路结构分5.5边沿触发器5.6各种触发器功能的比较与转换用或非门构成的基本RS触发器：保持、置0、置1、禁用(不定)

同步RS触发器：保持、置0、置1、禁用(有CP，有空翻现象)

同步D触发器：保持、置0、置1(有CP，有空翻现象)

主从RS触发器：保持、置0、置1、禁用(有CP，无空翻现象)

主从JK触发器：保持、置0、置1、翻转(有CP，有一次变化现象)

维持—阻塞边沿D触发器CMOS主从结构的边沿触发器JK触发器转换为RS、D、T和T′触发器D触发器转换成RS

、JK、T和T′触发器无空翻和一次变化现象(★,

)(★,

)(★,

)(

)(★)5.1概述数字电路

组合逻辑电路项目一时序逻辑电路任何时刻，输出状态仅决定于同一时刻的输入状态，而与先前的状态无关。由门电路组成。任何时刻，输出状态不仅决定于同一时刻的输入状态，还与先前的状态有关。由触发器组成。组合逻辑电路的输出只与输入有关；时序逻辑电路的输出既与当前的输入有关，又与以前的历史状态有关。那么以前的状态在哪里保存？——触发器。触发器是逻辑电路的基本记忆单元，能储存1位二进制码。5.1

概述触发器(FlipFlop，缩写FF)－－能够记忆二值信息(“1”和“0”)的基本时序逻辑单元电路。双稳态触发器单稳态触发器无稳态触发器(多谐振荡器)输出状态分类√

(2)输出信号在输入信号作用下，触发器的两个稳定状态可相互

转换(称为状态的翻转)，能够接收、保存和输出信号。双稳态触发器具有以下基本特点：(1)有两个稳定状态(简称稳态)，正好用来表示逻辑“1”和“0”

。(3)输入信号消失后，新状态可长期保持下来，因此具有记忆功能，

可存储二进制信息。1个触发器可存储1位二进制数码触发器的概念及特点5.1概述根据逻辑功能不同分为

RS

触发器

D

触发器

JK

触发器

T

触发器

T

触发器

根据电路结构和触发方式不同分为基本触发器同步触发器主从触发器边沿触发器2．触发器逻辑功能的描述方法

主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。1．触发器的分类触发器的分类及逻辑功能描述1.什么是触发器？3.触发器可按什么方式分类？4触发器的逻辑功能描述通常有几种方法？2.触发器有哪些特点？检验学习结果5.2基本RS触发器锁存器用与非门构成的基本RS触发器1.电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。RDSD置0端，也称复位端。

R即Reset置1端，也称置位端。

S即Set信号输入端互补输出端，正常工作时，它们的输出

状态相反。低电平有效5.2基本RS触发器QQSDRDG1G211011000SDRD

功能说明输入QQ输出2.工作原理及逻辑功能011110触发器被置

0

触发器置

0105.2基本RS触发器2.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出100111触发器被置

1

触发器置

010

触发器置

1015.2基本RS触发器2.工作原理及逻辑功能QQSDRDG1G211011000SDRD

功能说明输入QQ输出11

触发器置010

触发器置

101

触发器保持原状态不变不变&&G1门输出G2门输出5.2基本RS触发器2.工作原理及逻辑功能QQSDRDG1G2

输出状态不定(禁用)不定11011000SDRD功能说明输入QQ输出

触发器置010

触发器置101

触发器保持原状态不变不变0011

输出既非0状态，也非1状态。当RD和

SD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。

特性表现态：指触发器在输入信号变化前的状态，用Qn

表示。次态：指触发器在输入信号变化后的状态，用Qn+1表示。触发器次态与输入信号和电路原有状态之间关系的真值表。00001×禁用(不定)0×1010100置0(复位)00101101置1(置位)111110011保持说明Qn+1QnSDRD基本RS触发器特性表的简化表示Qn11101010不定00Qn+1SDRD与非门组成的基本RS触发器特性表禁用RD=SD=0。称约束条件3.基本RS触发器的功能描述

Qn0001111001101001××SDRD

特征方程(状态方程)

触发器次态与输入信号和电路原有状态之间关系的逻辑关系式。00001×禁用(不定)0×1010100置0(复位)00101101置1(置位)111110011保持说明Qn+1QnSDRD与非门组成的基本RS触发器特性表特性方程(约束条件)状态转移图(状态图)反映了触发器两种状态

之间转移关系的有向图。01状态转移方向转移条件=1=0SD

RD

=×=1RD

SD

=0=1RD

SD

=1=×RD

SD激励表(也称驱动表)反映触发器从现态转移到某种次态时，

对输入信号的要求。

基本RS触发器的激励表初态为0，故保持为0。波形图(时序图)能直观地表示其输入信号与输出的时序关系。

画波形图的方法(与非门锁存器)：

1.根据触发器动作特征确定状态变化的时刻；

2.根据触发器的逻辑功能确定Qn+1。

011101110111011100不定保持

不定置1保持

置1保持置

0保持

RD

SDQQ

基本RS触发器

特性表的简化表示Qn11101010不定00Qn+1SDRD解：应用举例

例：由与非门组成的基本RS触发器，其输入的波形如图所示，试画出基本RS触发器在给定输入信号。5-1

基本RS触发器

特性表的简化表示Qn11101010不定00Qn+1SDRD电路组成和工作原理≥1≥1SDRDQ或非门构成的基本R-S

触发器功能表RDSDQ00不变保持011置1100置0

11

×不确定功能高电平有效用或非门组成的基本RS触发器RSQQSDRD基本RS触发器的特点主要优点(1)结构简单，仅由两个与非门或者或非门交叉连接构成，是构成各种

触发器的基础，可独立使用，也可组成其他类型触发器。(2)具有置0、置1和保持功能，其特性方程为存在问题(1)输出受输入信号直接控制，不能定时控制其状态翻转时刻，电路的

抗干扰能力下降。(2)输入RD、SD之间存在约束条件。(约束条件)基本RS触发器的两种形式特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、0置1信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。1.如果基本RS触发器由两个与非门组成，R、S输入端加上什么电平时触发器出现不定状态？2.基本RS触发器的不同名称是什么？3.说明基本RS触发器在置“1”或置“0”脉冲消失后，为什么触发器的状态保持不变？4.为什么基本RS触发器具有约束条件？思考与练习SynchronousFlip-Flop实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端CP。

CP即ClockPulse，它是一串周期和脉宽一定的矩形脉冲。

具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器是其中最简单的一种，而基本RS触发器称异步触发器。5.3同步触发器

QQG1G2SRG3G4CPQ3Q4工作原理★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。★CP=1时，G3、G4解除封锁，将输入信号

R和S取非后送至基本

RS触发器的输入端。0111SR1.电路结构和工作原理

基本

RS

触发器增加了由时钟

CP

控制的门

G3、G4同步RS触发器2.同步RS触发器的特性表与特性方程0000101010101011010110001111×0×1Qn+1QnSR特性表同步RS触发器Qn+1的卡诺图RSQn0100011110×

×

1

1

1

特性方程RS=0(约束条件)特性表指触发器次态与输入信号和电路原有状态之间关系的真值表。特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。对于同步RS触发器，当CP=1的全部时间里S和R状态的改变都将直接引起输出端状态的变化。RS信号对Q端状态的控制必须通过CP来实现，这就是同步RS触发器的动作特点。3．动作特点4．同步RS触发器存在的问题——空翻现象电平触发在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。空翻由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻有效翻转015-2

已知同步RS触发器的输入信号波形如图所示，试画出

Q、Q的电压波形。设触发器的初始状态为Q=0。00SR01010111不定Qn+1QnCP=1时初态为00110110100001010001100001000解：应用举例

例：QQ1SC11R

QQG1G2SRG3G4CPQ3Q4不定11001110Qn00Qn+1SRRS功能表

R、S信号高电平有效SSDRRDRDSD异步置0端RD和异步置1端SD不受CP控制。实际应用中，常需要利用异步端预置触发器值(置0或置1)，预置完毕后应使RD=SD=1。5．同步RS触发器的异步输入端RDCPRQQ1SSC1CPR1RRSVCCRDS5-3

试对应输入波形画出下图中Q端波形。原态未知QVCCRDRD解：应用举例

例：1.电路结构及工作原理QG1R&&SQG3R&&SG2G4CP1D(CP=1期间有效)

在同步RS触发器的基础上，增加了反相器G5，通过它把加在S端的D信号反相后送到了R端。如右图。简化电路：省掉反相器。把G3的输出送到R端。

G3的输出为S·CP＝S·1＝S＝D＝R同步D触发器2.逻辑符号和逻辑功能

DQQ1S1RC1CPQQ1DDC1CPCPDQn+1说明10101置0置10×Qn不变同步D触发器功能表

称为D功能特点：Qn+1跟随D信号1)时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。 由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。2)

CP=1时跟随，下降沿到来时才锁存

CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。3.主要特点00011011DQn

Qn+1特性方程Qn+1=D001101010011Qn+1QnDD触发器特性表

00001111D触发器驱动表

000110110011无约束Qn+1在D=0时就为0，与Qn

无关。0001101101D=1D=0D

=

0D=1Qn+1在D=1时就为1，与Qn无关。4.D触发器的特性表、特性方程、驱动表和状态转换图同步D触发器状态转换图波形图CPDQQCP=1，Q跟随D变化；CP下降沿锁存。特点：Q

跟随D信号5-4试对应输入波形画出下图中Q端波形(设触发器初始状态为0)。QQ1DDC1CPDCPQCP

=

0，同步触发器状态不变CP

=

1，同步

D

触发器次态跟随

D

信号

同步触发器在CP=1期间能发生多次翻转，这种现象称为空翻。5．同步触发器的空翻现象解：应用举例

例：同步触发器的特点同步触发器的触发方式为电平触发式

同步触发器的共同缺点是存在空翻

触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。指时钟脉冲信号控制

触发器工作的方式CP=1期间翻转的称正电平触发式；

CP=0期间翻转的称负电平触发式。1.同步触发器的特点是什么？2.同步触发器又叫什么？3.为什么同步RS触发器具有约束条件？4.什么是触发器的空翻现象？造成空翻的原因是什么？思考回答？Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。表示时钟触发沿为下降沿从触发器主触发器Q=Q从5.4主从触发器1．电路结构及逻辑符号主从RS触发器QQ1SSC1CP1RR

综上所述，主从触发器状态只能在

CP时刻发生翻转，其它时刻则保持不变.至于状态如何翻转，则由CP

之前最后的输入信号

值决定。

Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1主从RS触发器工作原理★CP=1期间，主触发器接受输入信号，从触发器被封锁，使主从RS触发器状态保持不变。★CP到达时，CP

=

0，CP

=

1。主触发器被封锁，并保持

CP到达之前的状态不变。这时从触发器工作，，，，，S从=

Q主，R从=

Q主，因此Q主=

0时，Q从置

0；Q主=

1时，Q从置

1，即Q从=

Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0工作封锁10★CP=0期间，主触发器被封锁，保持CP到达之前的状态不变，Q从=

Q主，因此，主从RS触发器状态保持不变。Q=Q从5-5

在主从RS触发器的电路中，若CP、S和R的电压波形如图所示，

试画出Q端的电压波形。设Q的初始状态为0。应用举例

例：解：CPRSQʹQ可见触发器的变化只取决于时钟下降沿时刻RS的值。1．电路结构从触发器主触发器反馈线CP

CP

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转主从JK触发器01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CPRS

CF从QQQSDRD1

CF主JKCP

CP0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKCP

CP01CP01010010CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。CP低电平时,F主封锁J、K不起作用CPRS

CF从QQQSDRD1

CF主JKCP

01RS

CF从QQQSDRD1

CF主JKCP

CP010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态1101101010状态不变主从状态一致状态不变01RS

CF从QQQSDRD1

CF主JKCP

CP010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=101RS

CF从QQQSDRD1

CF主JKCP

CP010(2)J=0，K=1

设触发器原态

为“1”态翻转为“0”态011001010101设触发器原态为“0”态为“？”态01RS

CF从QQQSDRD1

CF主JKCP

CP010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

CF从QQQSDRD1

CF主JKCP

CP010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CF从QQQSDRD1

CF主JKCP

CP01001结论：CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转(F从状态与F主状态一致)。5.4主从触发器(1)特性方程：主从JK触发器没有约束。2.JK触发器的逻辑功能主从

JK

触发器QQ1JJC1CP1KKCP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转(

F从状态与F主状态一致)。0001

010

1Qn+1QS'R'nQ10011100Q01J

K

Q

Qn+1

00011011

JK触发器状态表01010101nnn(2)状态表J

K

Qn+100Q

01010111Q

JK触发器状态表(保持)

(置“0”)

(置“1”)(计数)nn(3)状态转换图和激励表

激励表

Qn

Qn+1

J

K

0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0状态0状态1J=0K=×K=0J=×J=1K=×K=1J=×状态转换图1功能表波形图置1置0翻转保持(4)功能表和波形图3．主从JK触发器的一次翻转(一次变化)现象主从JK触发器克服了空翻，但却存在一次翻转现象。在Qn=0时，如果有J=1的干扰，会使Qn+1=1；同理，在Qn=1时，如有K=1的干扰，会使Qn+1=0。这种现象称为一次翻转(一次变化)现象。5-6如图所示，设主从JK触发器的初态为0，试画出它的波形。CPJKQ注意：这里JK在CP=1期间没有变化。

(2)若原态Q=1，则由K信号决定其次态，而与J无关。此时只要CP=1期间出现过K=1，则CP下降沿时Q为0。否则Q仍为1。解：(1)若原态Q=0，则由J信号决定其次态，而与K无关。此时只要CP=1期间出现过J=1，则CP下降沿时Q为1。否则Q仍为0。应用举例

例：4．主从JK触发器的异步输入端5-7已知主从JK触发器CP、JK和、的波形如图所示，画出输出端的波形，设触发器初始状态为1。CPJKQSDRD解：应用举例

例：主从T

触发器和T'触发器1．T触发器如果将主从JK触发器的J和K相连作为T输入端就构成了T触发器，右图是它的逻辑符号。

T触发器特性方程：次态（特性）方程：现态

Q次态Qn+1T=0T=1010110钟控T触发器状态表钟控T触发器状态图状态转移激励输入

QQn+1T000110110110钟控T

触发器激励表

0T1Qn+1Q钟控T功能表功能保持翻转1．T触发器

具有保持和翻转功能的触发器。

C11TCPTQQ逻辑符号例：画出钟控T

触发器的输出波形TCPCP高电平时触发器状态由T确定。QQ01

0T1Qn+1Q钟控T功能表功能保持翻转2.T′触发器

把T=1时的T触发器称为计数型触发器，又叫做T′触发器。每来一个CP脉冲，T′触发器就翻转一次，显然能实现计数功能。

T′触发器的特性表只具有翻转功能的触发器。

T′

触发器特性方程：QQC11J1KQQCP1C11J1KTCP动作特点：1.主从触发器分两步工作：第一步，CP=1期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。第二步，当CP从1变为0时，从触发器的输出状态由主触发器当时的状态决定。2.在CP=1的全部时间里输入信号的变化都将对主触发器起控制作用。触发方式：脉冲触发方式(延迟触发方式)

1.主从JK触发器在CP＝1期间，主触发器只有可能翻转一次。

2.只有在CP＝1的全部时间里输入状态始终未变的条件下，才可用CP下降沿

到达时的输入状态决定触发器的次态。注意1.异步置1端和置0端对主从JK触发器起着什么作用？2.主从触发器的特点是什么？3.什么是主从JK触发器的“一次变化”问题？造成“一次变化”的原因是什么？如何避免“一次变化”现象？4.为避免一次变化现象，主从JK触发器对输入信号有何要求？检验学习结果5.5边沿触发的触发器边沿触发器——CP脉冲上升沿或下降沿进行触发。正边沿触发器——CP脉冲上升沿触发。负边沿触发器——CP脉冲下降沿触发。边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性，抗干扰能力更强。边沿触发器是利用时钟脉冲CP的有效边沿(上升沿或下降沿)将输入的变化反映在输出端，而在CP=0及CP=1不接收信号，输出不会误动作。基本RS触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD1.电路结构反馈线维持阻塞D

触发器逻辑符号DCQQRDSD&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01(1)D

=01触发器状态不变0当CP

=0时110当CP

=1时0101触发器置“0”封锁在CP

=1期间，触发器保持“0”不变。置0维持线置1阻塞线置0阻塞线置1维持线&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01(2)D

=10触发器状态不变1当CP

=0时111当CP

=1时0110触发器置“1”封锁在CP

=1期间，触发器保持“1”不变。封锁置0维持线置1阻塞线置0阻塞线置1维持线D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上降沿时触发器翻转，(其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=D)；上升沿后输入D不再起作用，触发器状态保持(即不会空翻)。特征方程例：上升沿触发D

触发器工作波形图CPDQ上升沿触发翻转

5-8维持—阻塞D触发器如图(b)所示，设初始状态为0，已知输入D的波形图如图所示，画出输出Q的波形图。

由于是边沿触发器，在波形图时，应注意以下两点：(1)触发器的触发翻转发生在时钟脉冲的触发沿(这里是上升沿)。

(2)判断触发器次态的依据是时钟脉冲触发沿前一瞬间(这里是上升沿前一瞬间)输入端的状态。解：应用举例

例：

CMOS主从结构的边沿触发器

CMOS边沿触发器特性表101100

Qn

CPD

Qn

Qn+1

001

1

0101

×

×

×D触发器真值表D

Qn+1

0101输出端的变化仅取决于CP上升沿到达前瞬间D的状态。对CP上升沿敏感的边沿触发器

CPD

工作波形

维持阻塞D触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号D。逻辑符号思考回答1.什么是边沿触发器？3.边沿触发器有哪些特点？4.解释边沿触发器的工作速度高于主从触发器的原因。

2.上升沿触发的边沿触发器在CP=0，CP=1时，保持状态是否相同？5.6各种触发器功能的比较与转换同一种逻辑功能的触发器可以用不同的电路结构实现，用同一种电路结构形式也可以做成不同逻辑功能的触发器。因此，逻辑功能与电路结构并无固定的对应关系，不能将两者混为一谈。触发器的逻辑功能和电路结构分类：RS触发器JK触发器D触发器T触发器T触发器逻辑功能同步型主从型边沿型基本型电路结构触发方式特点：触发器五种电路结构的比较

上升沿触发的不同功能的触发器下降沿触发的不同功能的触发器触发器五种逻辑功能的比较无约束，但功能少无约束，且功能强令J=K=T即可令J=K=1即可D功能10Qn+110DQn+1=

DT功能QnQnQn+110TRS功能不定01

QnQn+111011000SRQn+1

=

S

+

RQ