微型计算机组成与接口(高职)第4章

第4章存储器

4」存储器与存储体系概述

42主存储器35

4.3高速缓冲存储器（Cache）

4.4虚拟存储器

4.5PC系列机中的主存储器

返回主目录

第4章存储器

存储器是计算机硬件的重要组成部分，用来存储程序和数

据。早期的计算机采用冯•诺依曼机结构方案，以运算器为中

心。随着DMA技术（存储器直接存取）的引入，计算机结构

改为以存储器为中心，目前存储器的中心地位得到进一步增强。

计算机多处理系统的实现，使单个CPU对系统的控制作用下

降，内存成为多处理器共享的重要资源。计算机网络的开

通，又使存储器，特别是海量外存储器成为计算机之间进行数

据交换、资源共亨的重要手段。

4.1存储器与存储体系概述

存储器一般指存储信息的硬件器件，存储体系（系统）

是指由各具特色、不同类型的存储器构成相互依存、相互

支持的多个层次，以及与此相关的软、硬件。单一品种的

存储器不能同时满足计算机系统的各项要求，而存储体系

可以较好地做到统筹兼顾，充分发挥整体优势。

4.1.1存储器的分类

存储器的分类方法很多，常用的分类方法有以下几种。

1.按存储介质分

用来制作存储器的物质称为介质。按存储介质的不同可以将

存储器分为三种：半导体存储器、磁表面存储器和光盘存储器。

2.按存取方式分

存储器按照存取方式可分为随机存取（读写）存储器、只

读存储器、顺序存取存储器和直接存取存储器等。

随机存取存储器（简称RAM）的任意一个存储单元都可被

随机读写，且存取时间与存储单元的物理位置无关。它一般由

半导体材料制成，速度较快，用于内存。

只读存储器（简称ROM）的内容不能被一般的CPU写操

作随机刷新，即不能''随便〃写，而其内容可随机读出。它一

般也由半导体材料组成，用于内存。

顺序存取存储器（简称SAM）只能按照某种次序存取，

即存取时间与存储单元的物理位置有关。磁带是一种典型的

顺序存储器。由于其顺序的特点以及工作速度慢，它只能用

于外存，并作为高速磁盘的外援。

直接存取存储器（简称DAM）在存取数据时不必对存储

介质做完整的顺序搜索而直接存取。磁盘和光盘都是典型的

直接存取存储器。磁盘的逻辑扇区在每个磁道内顺序排列，

邻近磁道紧接排列。读取磁盘中某扇区的内容时，先要寻道

定位（此时扇区号跳跃），然后在磁道内顺序找到相应扇区。

鉴于这种工作过程，有人把直接存取存储器称为半顺序存取

存储器。

3.按信息的可保护性分

根据存储器信息的可保护性可将存储器分为易失性存储

器和非易失性存储器。

断电后信息将消失的存储器为易失性存储器，如半导体

介质的RAM。断电后仍保持信息的存储器为非易失性存储

器，如半导体介质的ROM、磁盘、光盘存储器等。

4.按所处位置及功能分

根据存储器所处的位置可分为内存和外存。位于主机内

部，具有总线地址，可以被CPU直接访问的存储器，称为内

存。由于计算机在运行时，内存与CPU频繁交换数据，是存

储器中的主力军，故又称主存。位于主机外部，被视为外设

的存储器，称为外存。

由于外存的数据只有调入内存，CPU才能应用，起着后

备支援的辅助任务，故又称为辅存。半导体ROM、RAM用于

主存，磁盘、光盘、磁带等存储器常用于外存。

5.按制造工艺分

根据制造工艺的不同，将半导体存储器分为双极型（如

TTL）、MOS型等类存储器。双极型存储器集成度低、功耗

大、价格高但速度快；MOS型存储器集成度高、功耗低、速

度较慢、价格低。MOS型存储器还可进一步分为NMOS、

HMOS、PMOS、CMSO等不同工艺产品。其中，CMOS互

补型MOS电路，具有功耗极低、速度较快的特点，在便携机

中应用较广。

4.L2存储体系与层次结构

1.计算机对存储系统的要求

为了组成功能完善、高效运行、安全可靠、价格合理的

机器，通用计算机一般对存储系统提出如下要求：

①存储容量大。由于用户使用微机处理的信息越来越

多，而支持软件越来越丰富、复杂，一般使用的存储容量达

MB（兆字节）级，GB（千兆字节）级，甚至更大。

Windows环境下，允许每个用户可以使用64TB（兆兆字节）

或更大的存储空间。

②读写速度快。为了尽量与不断提高的CPU相匹配。目

前CPU主频已高达几百兆赫兹。以200MHz为例，时钟周期仅

为0.005uso386以上计算机都可以在一个时钟周期中完成存

储器读写操作，所以其读写时间要少于5ns。

③价格低。因存储器容量大，存储器本身以及为该存储

器服务的外围电路、部件（如驱动器、刷新电路）等的总价

格已是整机价格的几分之一。

④有支持系统启动和开发的能力。系统上电后，可提供

支持系统启动和保障基本工作的软件，还可提供供用户开发

的大量随机存取空间。

⑤具有后备存储能力。用户开发的新程序、需要保留的

中间数据等，在机器断电后仍能长久保存。

⑥安全可靠。机器上电后存储器不读不写是存储单元的

主要工作状态。这时，数据应不会自行丢失；受到干扰时存

储器不出错，偶而出错时可纠错或报警等。

2.存储体系的形成

计算机对存储系统提出了以上六条基本要求。其中，希

望存储器不出错，在目前根本无法做到。实际的要求是尽量

少出错，平均无故障间隔时间要长。对存储器的奇偶校验，

使用CRC（循环冗余码）校验等方法可以发现一些错误，有

的还可以纠正错误。对于不可纠正的RAM奇偶错检测线路视

为重大故障报警，由程序员处理。对于存储器不读不写时数

据不应自行丢失的要求，动态RAM必须附加动态刷新电路。

计算机对存储系统提出的其他几条基本要求，是任何一个

单一品种的存储器不能同时满足的。

CPU内部的工作寄存器可读、可写、可存，它实质上也是

存储器。由于它位于CPU内部，并且与CPU速度完全匹配，

可以把它们视为0级存储器。

它们的功能很强，但价格高、数量不多。即使在精减指

令集计算机RISC中，它们的数量有较大增加，但充其量也只

有几百个字节，离用户的要求相差甚远。

内存作为独立的存储器可称之为1级存储器。它相对0级

存储器容量大得多，可以作为CPU寄存器的后备支持。作为

内存主力的RAM器件，其容量可达整个内存的90%以上，在

计算机启动后，为用户提供大量随机读写的空间，使用灵活

方便。机器上电时，RAM中内容为杂乱的随机值，若由它

“一统”内存的“天下”启动系统，必将大乱。

ROM器件中固化了启动程序、基本输入输出程序等，在

引入操作系统后，为RAM'、营造〃开发环境，因此ROM是不可

缺少的。由于内存成本较高，数量不能很大，且RAM在断电

后不能保留信息等等，必须有后援支持。

外存是独立的存储器，常由软、硬磁盘构成，可称为二

级存储器。相对内存，它有许多明显的优点，如存储容量大、

成本低，断电后信息不丢失等。但是，它又有一些明显的缺

点，例如读写速度慢、CPU不能直接访问其中的具体单元等。

若把上述的多种类型的存储器按图4-1所示的方式组成

存储体系，它具有三个层次（有时把工作寄存器视为CPU的

一个部分，不作为独立的0级存储器，也称此为两个层次）。

早期的PC、PC/XT、PC286机等都采用这种最基本的体系。

调用方保存方

CPU容量速度价格向向

。级存储器工作产存器II

直

接

那

访

性

1级存储器rt#问

__U__、非易

2级存储器外存v大慢低间接।,失

__________?

图4-1三层次存储体系

3.多层次（多级）存储体系统兼顾各项技术要求

下面以三级存储结构为例，说明采用存储体系如何解决各

项性能要求之间的矛盾，达到统筹兼顾。

设M］和M2为相邻的两级存储器（如上述的内存和外存）。

另设Si为单级存储器容量，G为单级存储器的单位成本，C为

总存储器的单位成本，工为单级存储器读写时间，T为整个体

系平均读写时间。很明显，存在：Si<S2>C］〉C2、1<丁2。

因CPU可直接访问Ml,若CPU访问的内容已在Ml中（称

命中），则读写时间（存取时间）T=T1O若CPU访问的内容不

在Ml中（称不命中），则必须将M2中相应的内容调入M1,再

由CPU访问，因此这时的丁=12+「。由于一般T2Z，所以可近

似认为T=T2。设N1为在Ml中一次访问到的信息量，N为在

Ml中没有直接找到、需从M2中间接取得的信息量。因此，存

储体系的平均读写时间T为

NL+NJ?

一N+N

JyL乙?

设H=N1/（N1+N2）,则上式可改写为

T=HT\+（1-H）T2

H为CPU能在M1中一次获取信息的比例（命中率），很

明显0WHW1。可以看出，当命中率H大时，越接近于1,整

个存储结构的工作效率越高，读写速度越快。整个存储结构

的平均价格，可通过下式计算得到

C=3+C2s2

—S1+S2

当M2的容量远远大于M［容量，即S2sl时，平均价格C

接近于M2的价格C2。

由此可见，当命中率H接近1时，整个存储结构将以接

近M2的容量与价格，以接近Mi的读写速度进行工作。

同理可推知，若CPU访问M0的命中率H接近1时，则整个

存储体系将以接近M2的容量与价格，以接近MO的读写速度

进行工作。多级存储体系为解决存储器容量、速度和价格的

矛盾，提供了一种有效的方法。

在各相邻存储器层次之间，一次访问数量的调用量，由

下向上按若干倍递减，访问速度由下向上按若干倍递增。

CPU与内存间通过指令的执行、硬件调用直接访问，每次最

多一个字长。内存与外存间通过软、硬件联合调度，每次访

问一个文件或程序段。

由于CPU内部的工作寄存器较少，只能用于存放原始数

据和中间结果，加工处理后的信息必须及时送至内存后备存

储，否则将被覆盖、抹除。

由于内存容量有限以及RAM器件的易失性，因此必须在

其有用空间耗尽、需调入新的内容前，或者在停机断电前将加

工处理好的文件等及时写回外存后备存储。在使用计算机时，

我们或多或少都感受过突然遭遇断电，而程序、文件尚未备份

时的狼狈，由此更易理解存储系统各层次间相互配合、相互支

持的必要性。

4.层次结构的发展

在早期的计算机中，由于CPU主频低，一般内存的工作速

度尚可以与CPU相匹配。随着电子技术与计算机技术的发展，

CPU和一般内存的速度都得到了提高，但前者的幅度更大。

两者速度上越来越大的差异，形成了制约整机速度的''瓶

颈〃。为解决这一矛盾，近年来发展了高速缓冲存储器（Cache）

新层次，从PC386机起装机，从80486起在CPU芯片中封装称

为一级（LP的高速缓冲存储器，位于CPU外部的为二级（L2）

高速缓冲存储器。

由图4-1可以看出，Cache应位于零级与一级存储器之

间，显然其读写速度比一般内存快，而容量相对要小，价格

要高。而一级与二级Cache之间亦符合这一规律。内存与

Cache之间、两级Cache之间的数据传送由辅助硬件完成，保

证了高的调度速度。

现代的计算机需要满足一个用户可以同时进行多项任务、

一台机器可以被多个用户（通过程序）同时使用等要求，加

上支持用户的软件越来越多，每个文件长度越来越大，需要

海量存储器。一般外存若使用了大容量的软、硬磁盘后尚嫌

不足，可以在第二级存储器外，又延伸到第三级。廉价的磁

带存储器和大容量的光盘等可作为软、硬盘的后援支持，显

然它们的读写速度更慢些。二、三级存储器之间的数据传送

采用辅助软硬件完成。电信局机房中使用超大容量磁带机记

录各用户通话收费等信息，是三级外存的典型应用。

由以上多个层次构成的多级存储体系如图4-2所示。

图4-2多级存储体系示意图

目前，零级工作寄存器可达几百个字节、一级Cache可达

16KB、二级Cache已达256〜512KB、一级内存装机已达

64〜512MB,二级外存为GB级，三级外存理论可达TB级。由

于采用了较好的软、硬件设计，在高档微机中多级存储体系

支持CPU对Cache1访问的命中率高达95%以上。

这样整个体系可以接近CPU的高速度，并获得大容量外

存的支持，价格也为用户所能承受，即达到各方面俱佳的整

体效果。

多级存储体系中，相邻层次中信息调度仍按图4-1所示

的方向进行流通。与此相关，调度容量则按图4-3所示，每

向上升高一个层次，则减少若干倍。

图4-3存储体系调度

4.L3存储器主要性能指标

存储器的主要性能指标反映了计算机对它们的要求，以上

已进行了定性的介绍。下面将对它进行量化说明。

1.存储容量

存储容量是存储器可以存储的二进制信息的数量。这里所

说的存储器，可以指大范围的存储体系，一个存储器设备，也

可以是一个小规模的存储器芯片。

对大容量的存储器常使用兆字节（MB）,吉字节（GB）

等单位表示。对小容量的芯片常使用千字节（KB）等单位表

示，有时也使用另一种表示形式：存储单元数X二进制位数/

单元这里的单元，是指具有同一地址的存储单位，或称存储

字。存储器存储单元的多少或一个机器的存储空间的大小，可

以由其地址码的位数确定。

若地址码为n位，则可译码产生2n个不同的地址码，即有

2n个存储单元，则其容量为2n个存储器字长。

2.存取时间与存取速度

存储器存取时间是完成一次存储器读/写操作所需要的时

间，故又称读写时间，对于内存和外存，其具体定义有很大

的差异。

（1）半导体存储器。

内存多采用半导体存储器，其读出时间是指在存储器从

接到地址信号（随即又接到读控制信号）后，直至单元内容

被稳定读出时的时间间隔。存储器的写入时间是指存储器从

接到地址信号（随即又接到数据信号，写控制信号）后，直

至单元被正确写入时的时间间隔。

存取时间定义如图4-4所示。一般情况下，读出时间大

于写入时间。

存取速度是存取时间的倒数。一般情况下读出速度小于写

入速度。

存取周期是连续进行读/写操作的所需的最小时间间隔。

由于在每一次读/写操作后，都需有一段时间用于存储器内部

线路的恢复动作，所以存取周期要比存取时间大。当CPU采

用同步时序控制方式时，对存储器读、操作的时间安排，应

不小于读取和写入周期中的最大值。这个值也确定了存储器总

线传输时的最高速率。

若半导体存储器存取周期为20ns,则每秒最多进行50M

次总线操作，若总线位宽为16,则传输率可达800兆位/秒。

t

T3T4

数据输/DB

AB信号传送

(b)t

T3T4

LDB、CB信号传送一

数据写入

AB信号传送

图4-4存取时间的定义

(2)磁盘设备。

磁盘读写不同于内存，是按扇区为传输单位进行操作的。

当磁盘进行读写时，首先需将磁头定位在规定磁道上，然后需

等到磁盘把对应的扇区移至磁头下方。读写完成后，尚需要有

传送给主机内存的操作时间。整个操作过程由磁道定位时间、

磁头等待时间、读写时间及传送时间等多个部分组成。由于有

时磁头已定位在规定磁道上，磁头定位时间为零，有时需从零

磁道移至最大磁道的时间最长，所以通常以平均定位时间计算。

磁头等待时间亦有类似情况，一般采用平均值，它等于磁盘旋

转半周所需时间。

磁盘的读写时间较容易计算，因为磁盘每旋转一圈就完

成一个磁道中全部扇区的读写。至于传送时间，可简单由传

送数据量除以总线传输率来估算。

若磁盘的平均磁头定位时间约8ms,当硬盘高速旋转达

200转/秒时，其平均等待时间为2.5ms。两者相加约10.5ms,

构成了磁盘读写操作的主要时间开销，使磁盘操作慢。为减

少磁头定位时间，常将双面磁盘同一磁道的0与1面的扇区连

续编号，并且采取一次读写多个扇区的办法。为减少磁头等

待时间，硬盘还设置了交叉因子，同一磁道上相邻编号的扇

区，彼此间物理上不相邻，而是间隔一定数量的扇区。

3.价格

为便于比较，，窟每字节成本或每兆字节成本表示价格,

即c=雁

上式的价格中需包含附加存储器辅助电路的价格。有时为

更全面地衡量存储器的综合性指标，使用性能/价格比更为合适。

4.可靠性

可靠性是指存储器在规定时间内无故障工作的情况，一般

采用平均无故障时间间隔(MTBF)来衡量。MTBF越长，表示

存储器的可靠性越好。若Ti为第i次无故障间隔时间，N为故障

必数，人则JMTBF=.T,

MN

磁盘、光盘等辅存设备还有其他一些要求，如误码率（产

生错误代码的几率）、寿命年限等等。由于半导体存储器是固

件，无机械磨损，其理论寿命为无限长。由于磁介质的变化和

磁头接触读写，软磁盘一般只能使用几年。由于高速旋转的机

械磨损，硬盘驱动器寿命有限。光盘为非接触式读写，信息

抗干扰能力强，保持时间长，不易破坏。

4.2主存储器

主存储器又称内存，通常由半导体存储器构成。通用微

型计算机只包含只读存储器ROM,支持基本的监控和输入/输

出管理；随机存取存储器RAM,面向用户。近年来，可在线

改写的只读ROM正逐渐扩展其应用，使计算机功能增强，使

用灵活。

4.2.1主存储器芯片的基本组成

主存储器由大量存储器芯片按照一定的规则组合而成。

主存储器''挂〃在总线上，芯片自然也就'、挂〃在总线上。

存储器芯片由存储体、地址接口电路、读写控制接口电

路和数据接口电路等部分组成，如图4-5所示。其各部分的主

要功能如下。

1.存储体

存储体是由半导体介质按照一定结构组成的存储单元的

组合体。其每一个存储单元中包含若干并行读写的记忆元

件，即若干二进制数据位。为便于制造和读写控制，这个存

储信息的集合体常组成二至三维的阵列，所以又称存储体为

存储矩阵。它是存储芯片的核心部件，主存储器的其他组成

部分，可以理解为为其服务的外围电路。

cs数据接口电路

译

寄

寄

码缓

存

存

驱存储体冲-D]

器

A、器

动器

地址接口电路

控制接口电路

MWriteMRead

图4-5主存储器的基本组成

2.地址接口电路

地址接口电路用以从外部AB总线上接收地址信号，并按

照要求去寻址规定的存储器单元。其中地址寄存器锁定地址

信号，保证整个操作过程中地址信号稳定不变。假若CPU在

读/写存储器的过程中，可给出稳定的地址信号，则芯片中的

地址寄存器就不可缺少。在正常情况下，地址寄存器的位宽

是对存储单元数目N取2为底的对数值(log2N)o或者反过来

说，若已知地址寄存器输入n个地址信号，则芯片共有N=2。个

存储单元。

工址译码及驱动电路用来对地址信号进行逢蚂。在片选信

号在无效时不选中任何一个单元；在片选信号在有效时，只

选中芯片中的一个相应单元，由译码器输出有驱动能力的选

择线，''通知〃该单元投入工作。

地址译码结构一般采用两种方式：单译码和双译码。

单译码方式仅有一个译码器。当输入地址信号的数目为n

时，输出2n根译码线。每条译码驱动线对应连接一个单元。译

码驱动又称（存储）字线，当译码线有效时可实施对该存储字

中的各记忆元件同步（并行）读写操作。

双译码方式需有两个译码器，分成X向和Y向。当输入全部

地址信号后，将地址信号分成X,Y二路，分别送至两译码器。

译码线Xj有效时，选中某一行各单元；X有效时，选中某一列

各单元；XPK同时有效时交叉选中一个单元。双译码结构复

杂，但能节省大量译码驱动线。地址译码的两种结构如图4-6

所示。

单元

J0

A。A。X

地J

~T地

址单元

A\00,0000,31

址

译

译

码A2

码

器V31

A*VA3器

1()23

A9*4~1023

A

431,00—31,31—单元

0……31

(a)

Y地址译码器

A7A8A9

(b)

图4-6地址译码结构示意图

(a)单译码器方式；(b)双译码器方式

例：已知某存储器芯片规格为1KX8,试比较内部采用两

种不同地址译码方式时使用译码驱动线的多少。

解：芯片为1KX8,即地址输入线数目n=10,则单译码

方式地址译码驱动线数目=2121。=1024。

双译码方式取X向、Y向各n/2=5位译码，X向（Y向）地

址译码驱动线数目=2n/2=25=32。

双译码方式地址译码驱动线数目=2出2+2出2=32+32=64。

两者相比，双译码时地址驱动线的数目减少到单译码的

l/16o

3.数据接口电路

数据接口电路用以和外部数据总线接口。它包括：数据

寄存器用来暂存供输入输出用的数据；数据缓冲器，用来保

证数据通道通断时的缓冲作用。其典型的结构是三态门。图4

-7给出了RAM芯片中缓冲器的双向三态门结构。它具有三种

工作方式：

①当读存储器时，T2导通，T1截止高阻，数据由A到B

传送。

②当写存储器时，T1导通，T2截止高阻，数据由B到A

传送。

写

AT1B

数据寄存器夕卜部DB

T2

读

图4-7RAM缓冲器结构

③当不读不写时，「、丁2都截止，A与B间高阻隔离，

虚''挂〃在数据总线上。

4.读写控制接口电路

读写控制接口电路接收来自外部控制总线的存储器读、

写控制信号，完成对选中单元的读、写及数据缓冲控制。另

外，对一些特定的芯片（如动态RAM）,还要完成对读出信

息的检测、放大及再生等工作。

422只读存储器ROM

只读存储器ROM是主存的重要部分之一，用于存放微程

序、监控程序、固定程序、字母符号、汉字符号点阵等系统级

信息，其基本组成仍如图4-8所示，只是存储体部分由具有

固定信息的记忆元件矩阵组成。各类记忆元件都等效于简单的

开关。接通的''开关〃信息视为、'1〃，断开的''开关〃信息视为

'、0〃，或者是取相反的逻辑值。

因制造工艺和功能的不同，一般将ROM分为普通ROM、

可编程ROM(PROM)、可擦写可编程ROM(EPROM)和电

可擦写编程ROM(EEPROM)等。

+5V+5V

图4-8MOS型开关

当栅极加有高电平时，「管导通，相当于开关合上，A处

输出''0〃；当栅极加有低电平时，T［管截止，A处输出、'1〃。因

漏极与电路不连接，MOS管对电路无任何控制作用，B处始

终为

图4-9为一个具有二行三列，共6个记忆元件组成存储矩

阵的MOS型ROM的示意图。行线为译码驱动线。当行线为无

效电平''0〃时，此时该行末选中，各MOS开关均断开，列线输

出为当行线为有效电平''1〃时，该行被选中，与列线相连

的MOS开关导通后，把列线电平下拉至'、0〃电平。不与列线相

连的MOS开关，不影响列线电平维持在读存储器控制信

号作用下，打开数据缓冲三态门后ROM中的信息被读出。

等效

地

址

译

码

器

010

1

00

ROM信息

数据缓冲器

图4-92X3ROM结构示意图

由于当行线有效时可同时选中一行中的各个MOS开关，

而同一行中的各个二进制位组成一个存储字，故行线又称字线。

同样同一列线连接了不同行线中的同一列号的开关，输出位信

息，故列线又称位线。上述存储器的具体规格为2X3(字X位

/字)。

掩膜ROM的存储内容在出厂时，由生产厂家一次完成，

适合于大批量定型制作。每年生产的PC机有几千万台，其中

的BIOS-ROM就属于掩膜ROM。由于批量极大，故成本不高。

2.可编程ROM(PROM)

由于用户对掩膜式ROM存储的内容不可进行修改，不能满

足部分用户自己制作ROM的要求，可编程ROM应运而生。

PROM有多种类型，其中原理简单的是熔丝型的。

当工厂生产时，在每个存储位MOS管的漏极与位线间使用

熔丝相连，如图4-10所示。在图4-9所示的ROM中，出厂

时全部信息为“0”(若经倒相器输出则全部为"1”)。

当用户制作ROM时，只需对信息要求为'、1〃的相应单元

设定，这一过程称为编程。具体做法是，对改写的单元在被选

中MOS管导通时，通以较大的电流使熔丝烧断，漏极与位线

断开。由于烧断的熔丝不能自行复原，所以编程只能是一次性

的，这限制了PROM的应用。

3.光可擦可编程ROM(EPROM)

在许多含有ROM的新产品开发过程中，不可避免地会出

现编程-测试-修改的多次反复。光可擦可编程ROM适用于这一

类场合。

图4-10可编程ROM原理示意图

(a)编程前；(b)编程后

EPROM是在普通ROM型的MOS开关管源极下面，串接另

一个由擦写操作控制的特殊的MOS开关管制成。为简化起见，

将后者视为等效开关S,图4-H给出了等效电路。出厂时，

设置开关S使MOS管的源极与地断开，芯片全部存储信息、'1〃。

当用户编程时只需进行写''0〃操作，在专门的编程器上，利用

较大的电能量将相应位的开关S合上，使MOS的源极与地连

通，改存储信息''0〃o当用户修改程序时，将带有透明窗口的

芯片放置在紫外线下，照射几十分钟由较大的光能量将开关S

再次拉断，芯片信息恢复为全''1〃--被擦除。一般EPROM芯

片允许擦写不少于1000次，写成后可维持信息100年不变。平

时为避免紫外线照射造成信息破坏，在芯片窗口上方贴不透光

塑料膜等。

EPROM常见于PC兼容机上以及一些单片机控制的仪器仪

表、设备或系统中。

图4-11可擦可编程ROM原理示意图

（a）出厂时状态；（b）写后状态；（c）擦除后状态

4.电擦除可编程ROM（E2PROM）

EPROM在擦除、编程时需要将芯片从机器上拿下，放在

专门的装置上进行，不仅脱机操作手续多、耗时长（达几十

分钟），且编程电压高、安全性差。以后逐渐发展了电擦除

可编程ROM（E2PROM）,使擦除较以前方便得多。这类芯

片开始编程时电压也偏高，为满足在线（在机器上）直接操

作的需求，已有可统一使用主机主电源（+5V或更低）的品

种，近年来推出的一种新型快擦写存储器--FlashMemory,

又称闪速存储器，可完全替代一般的E2PROM。它的主要性能

特点如下：

①集成度高（可达64MB以上），价格低，可靠性

高；

②擦写速度快，擦写次数多（可达100万次，甚至2000

万次）；

③功耗低；

④编程电压低，可使用主机电源在线操作。

目前它已用于便携式及部分486以上PC机的ROMBIOSo

由于可以在线擦写，必要时，可使用软盘对其内容进行改

写，支持功能升级。今后，它可以用以固化操作系统，缩短

操作系统装载时间，还可以作为固体''盘片〃逐渐取代软、硬

盘驱动器，速度更快、寿命更长。

4.2.3随机存取存储器RAM

L静态RAM(SRAM)

静态RAM可由双极型或MOS等不同工艺制成。双极型静

态RAM的工作速度快、功耗大、价格高，而MOS型静态RAM

集成度高、价格低、功耗小但速度较慢。两者的共同之处在

于都使用''触发器〃作为记忆元件。由于触发器在读出时，不

破坏原有信息，在不读不写时，能维持原有信息，稳定不

变，由此取名为静态RAM。其内部线路较为复杂，在此不作

进一步介绍。以下仅例举一个具体芯片2n4,对其外部引脚

作一说明。

2n4芯片的规格为1KX4,即其内部共有1K个单元，每

个单元(存储字)有4个二进制位，共4K个记忆元件位。

可以推知，它有10根地址输入线Ao〜A9,4根双向的数据

线D。〜D3,为配合组装大容量的纱器使用的片选线出以及

磔|空制信号线A。这里当CS=0时，片选有效，此时当

WE=OHt,内部执行写操作；当立=1时，内部执行读操

作。该芯片的内部存储空间与对外连接示意如图4-12所示。

2.动态RAM(DRAM)

动态RAM多由MOS工艺制造，特点是采用电容做记忆元

件。图4-13给出了单管动态MOS记忆单元的逻辑电路，该

线路简单。

当进行写操作时，字线驱动有效(高电平)，使MOS管

T导通，位线接收数据寄存器送来的信息。

b3b23bAVcc

()AA7

0000H010010A

A9〜A©—2114—隈

0001H1101AA9

A——UO]

SRAM'——I/O

A9

4i—1/。3

CS|A

芯片C1----1/。4

03FFH1010WE

Gg1—WE

(a)(b)

图4-12RAM2114示意图

（a）内部存储空间；（b）引脚对外连接；（c）Intel2114引脚图

图4-13单管DRAM结构

当A为高电平时对C充电或维持C的高电位不变；当A为

低电平时，使C放电或维持C上的低电位不变，于是对应存储

了''1〃或、'0〃。

当进行读操作时，字线驱动有效，T管导通。电容C存储

''1〃（高电平）时，B处的正电荷经T管向A放电。由于位线

上有较大的寄生电容CD（CD〉C）,在放电结束后，电荷的

重新分配使A、B处于较低的电平，称为破坏性读出。这个较

低的正电平被线路检测后，仍视为''1〃发送出去，随后线路

反过来，再对电容C充电，恢复其高电平维持1〃的信息，

这一过程称为再生。若电容C存储信息时，则读出为0,

再生亦为“0”。

当不读不写时，由于电容C存在漏电阻，若原存储信息为

、'1〃，由于电荷不断泄漏的缘故，则可能产生信息''0〃的效果。

解决的办法是在其量变而未质变的时间间隔内（一般为2

ms）,即读出仍为''1〃时，重新再写''1〃以充足电荷。由于上

述动作在RAM上电的整个过程中，必须重复进行，故称为动

态刷新。刷新时，数据仅在芯片内部读出，不外送，故又称

虚读。

为实施动态刷新，芯片将输入的全部地址信号分为行、

列两个部分（一般各取一半），规定低地址为行地址、高地址

为列地址。刷新时按计数128次将全部DRAM芯片刷新一遍的

原则，每次取各芯片的同一行的众多单元同时操作，而与列地

址无关。

为支持128次计数需要低7位行地址。为避免刷新时输入

全部地址可能造成不必要的混乱，采用刷新时只输入刷新行

地址的办法，为此将地址引脚也减少一半。芯片正常读写时

内部寻址所需要的全部地址信号，需分行、列地址两次先后

输入。为使芯片正确区分，需配合输入行地址选通信号诉、

列地址选通信号派，其关系如图4-14所示。

DRAM芯片4164规格为64KX1,它共有64K个字单元，

每单元仅1位。它需要16位地址信号，但实际仅有8个外部地

址引脚。其地址信号需分两次先后输入，先输入低8位行地址

信号（A7〜A0）,后输入高8位列地址（A[5〜Ag）,刷新时

只输入刷新行地址信号（A6~A。）。

A7〜A0引脚低8位地址高8位地址分时复用地址引脚

RAS

低电平有效

CAS

图4-144164行、列地址分配

于在本芯片读写和刷新时，砺寻B应有效，其又被用作芯片

片选信号。DgDM分别为单向的数据输入、输出端，可并联

作为一个双向数据端。通为读写控制信号端，砺=0时内部执

行写操作，证=1时内部执行读操作。其外部引脚功能如图4-

15所示。

SRAM、DRAM各有自己的特点和适用环境，表4-1给

出了两者的主要差别。

分时复用％〜A。笠DM数据输出

DRAM口泊数据输入

4164

什|_L

行选通RAS心片逅允许

列选通限（而二0写）

（近」读）

图4-154164外部引脚

（a）外部引脚功能；（b）引脚图

表4一1SRAM、DRAM主要差另!J

类别记忆元件电路集成度功耗存取速度价格刷新

SRAM触发器复杂低大快高否

DRAM电容简单高小慢低要

由于集成度高，DRAM芯片价格便宜。虽然需要外部附加

动态刷新电路，但其在使用数量很大时，总体价格仍较SRAM

便宜，加上其功耗低，所以常用于一般内存。而SRAM由于速

度快，多用于使用数量较少的高速缓冲存储器和小型的存储器

应用系统中。

424大容量存储器的组织

目前，半导体存储器芯片集成度越来越高，容量越来越

大，但计算机的内存空间更加巨大，加之多数动态RAM为减

少引脚数目，常采用位片结构（即芯片存储单元数量很多，

但位线仅1根），因此如何利用已有芯片，组成大容量的存储

器仍是必须掌握的技能。

在组织存储体之前，首先要建立存储空间的概念。存储

空间是由地址、数据和控制信号组成的三维空间。当总线主

控部件（如CPU）读存储器时，访问的是存储器的读单元空

间；当写存储器时，访问的是存储器的写空间。对ROM而

言，它只存在读空间；对RAM而言，它的任一单元既可读、

又可写，可以理解为有两个同样大小的读、写空间。为简便

起见只给出一个统一的读写空间，但是必须把握ROM只能读

出这一原则。

在存储器读写空间里，使用二维参数，纵向表示不同单元

的地址编号，横向表示同一单元的各位，每位中存储着数据。

各存储器芯片用编号N#区分。每个存储器芯片，在存储空间

定位时，其起始单元地址上面加横线表示上限，其末尾单元地

址下面加横线表示下限。存储空间如图4-16所示。

图4-16所示为64KB的存储空间，即共有OOOO-FFFFH

64K个地址，每个单元存储一个字节（b0〜b7位）信息。0井芯

片规格为4KX8,安置在0000〜0FFFH的地址空间中。

hHTll!0M「「川0

读空间写空间

图4-16存储空间

1.存储器的字长扩展

有些存储器芯片的存储字长较短，不能满足机器存储字长

的要求，如2n4字长4位无法单独构成字节单元，4116字长1位

无法单独满足16位字长的要求等。此时可以采用多个同样芯片

地址线完全并联，而数据位线串接编号的方法。2n4、4n6芯

片按图4-17的组织形式可完成相应的字扩展，分别需同类芯

片2片及16片。

在理解了存储空间的组织方法后，可着手具体线路的连

接，即构成同一存储字的各芯片对应地址线完全并联、数据位

串编、使用统一的片选线、读写控制信号线等。图4-18给

出了2n4的连接方法。图中，地址总线（AB）、数据总线

（DB）和控制总线（CB）分别接到CPU的地址总线、数据总

线和控制总线。

1#I0#15#14#................................................................................1#0#

1KX(4X2)=1KX816Kx(lxl6)=16Kxl6

(a)(b)

图4-17存储芯片的字长扩展

(a)2114扩展；(b)4116扩展

MReadMWriteMWrite

CB

AB

DB

图4-182n4的字节扩展线路连接示意图

图中，由于拓而？写存储器控制信号）和拓益7（读存

储器控制信号）不能同时有效（非写即读、非读即写），原

则上可以使用而嬴一个信息的0、1电平分别进行对存储器

的写、读操作控制。

但是，有些情况下要相对复杂些。例如在PC机中总线操

作还包括对I/O接口的操作。当进行I/O操作时，Mwrite及

Mread两信号同时无效（均为1）,不再能简单地用拓石碗一

个操作信号来完成写、读存储贵眄种操作，需在片选信号

中加入存储器操作信息。这样，羡实际上明确指向了存储器

地址空间，可使读写操作准确无误。

2.存储器的单元扩展

有些芯片的存储字长已满足要求，但存储单元较少，需

要扩展。如EPROM芯片2716规格为2KX8,需组成8KX8的

存储器，就属于这类问题。从图4-19的存储空间图中，可

以知道需4片2716,它们彼此的地址互相串联衔接，相对应的

数据位线