《数字电子技术基础》课件18实践任务5.1

实践任务5.1设计能存储八位二进制数的寄存器PART01学习目标PART02任务描述PART03知识链接PART04实践准备PART05工作计划PART06任务实施PART07学习评价目录学习目标任务描述知识链接实践准备工作计划任务实施学习评价(1)掌握触发器的功能(2)掌握同步触发与边沿触

发的各自特点(3)掌握边沿触发器的应用方法学习目标任务描述知识链接实践准备工作计划任务实施学习评价在数字电路中，需要处理的对象都可以抽象为“0”（也可理解为低电平）和“1”（也可理解为低电平）。又因为数字电路中处理的一般都是8位、16位、32位或64位的二进制数，所以本次实践的内容就是设计8位二进制寄存器。在完成任务的过程中，进一步熟悉锁存器概念和触发器概念，了解同步触发器和边沿触发器的工作原理，掌握使用触发器设计寄存器的方法。学习目标任务描述知识链接实践准备工作计划任务实施学习评价知识链接01锁存器概念02触发器概念03同步触发器工作原理04边沿触发器工作原理学习目标任务描述知识链接实践准备工作计划任务实施学习评价①锁存器概念RS锁存器是静态存储单元当中最基本、也是电路结构最简单的一种，通常它是由两个或非门或者与非门组成。下图中给出了两个与非门组成的RS锁存器的电路。学习目标任务描述知识链接实践准备工作计划任务实施学习评价①模拟信号①锁存器概念

学习目标任务描述知识链接实践准备工作计划任务实施学习评价①模拟信号①锁存器概念输入输出功能说明01101保持1111001010置11101000101置01010100011不允许10011基本RS锁存器真值表学习目标任务描述知识链接实践准备工作计划任务实施学习评价②触发器概念触发器与锁存器的不同点在于它增加了一个触发信号输入端，只有当触发信号到来时，触发器才能按照输入的置1、置0信号置成相应的状态，并且保持下去。我们将这个触发信号称为时钟信号，用𝐶𝐿𝐾作为代记符号。有了时钟信号后，当系统中有多个触发器需要同时动作时，就可以用同一个时钟信号作为同步控制信号了。学习目标任务描述知识链接实践准备工作计划任务实施学习评价③同步触发器工作原理当𝐶𝑃=0时，𝐺_3和𝐺_4门被封锁，无论𝑅和𝑆端信号如何变化，输出都不会发生变化，相当于RS触发器处于保持状态。当𝐶𝑃=1时，（即𝐶𝑃脉冲的上升沿到来时，𝐺_3和𝐺_4门使能，此时同步RS触发器相当于基本RS触发器），具体情况如下：(1)当𝑅=𝑆=0时且𝐶𝑃脉冲的上升沿到来后，𝑄^(𝑛+1)=𝑄^𝑛（保持原态）。(2)当𝑅=0，𝑆=1时且𝐶𝑃脉冲的上升沿到来后，𝑄^(𝑛+1)=1（置1）。学习目标任务描述知识链接实践准备工作计划任务实施学习评价(3)当𝑅=1，𝑆=0时且𝐶𝑃脉冲的上升沿到来后，𝑄^(𝑛+1)=0（置0）。(4)当𝑅=𝑆=1时且𝐶𝑃脉冲的上升沿到来后，𝑄^(𝑛+1)不定（不定状态）。③同步触发器工作原理当𝐶𝑃=1时，（即𝐶𝑃脉冲的上升沿到来时，𝐺_3和𝐺_4门使能，此时同步RS触发器相当于基本RS触发器），具体情况如下：(1)当𝑅=𝑆=0时且𝐶𝑃脉冲的上升沿到来后，𝑄^(𝑛+1)=𝑄^𝑛（保持原态）。(2)当𝑅=0，𝑆=1时且𝐶𝑃脉冲的上升沿到来后，𝑄^(𝑛+1)=1（置1）。学习目标任务描述知识链接实践准备工作计划任务实施学习评价输入输出功能说明00001保持1001000110置11011001001置011001011不定态不定态不允许111不定态不定态同步RS触发器特性表③同步触发器工作原理学习目标任务描述知识链接实践准备工作计划任务实施学习评价④边沿触发器工作原理为了提高触发器的可靠性，提高其抗干扰能力，并且希望触发器的次态仅仅取决于时钟信号的下降沿或上升沿，而在此之前和之后输入状态的变化对触发器的次态没有影响。为此，人们相继研制出了各种边沿触发器。边沿触发器的由来在各类集成触发器中，JK触发器的逻辑功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换成其他类型的触发器。例如，可以用JK触发器构成D触发器和T触发器。JK触发器的优点学习目标任务描述知识链接实践准备工作计划任务实施学习评价④边沿触发器工作原理说明0↓00置“0”0↓10置“0”1↓01置“1”1↓11置“1”下降沿触发D触发器的真值表

说明0↓00置“0”0↓10置“0”1↓01置“1”1↓11置“1”下降沿触发D触发器的真值表学习目标任务描述知识链接实践准备工作计划任务实施学习评价④边沿触发器工作原理

学习目标任务描述知识链接实践准备工作计划任务实施学习评价寄存器：在实际数字系统中，通常把能够用来存储一位二进制代码的同步时序逻辑电路称为寄存器。触发器特点：由于寄存器的功能就是存储输入的二进制代码，因此需要选择的触发器特点就是能够实现输出与输入在时钟信号触发时保持一致。n位二进制寄存器：由于一个触发器能够存储一位二进制代码，所以把由n个并行触发器组合在一起，并将他们的时钟端口连接在一起，这样就可以构造一个n位二进制寄存器。学习目标任务描述知识链接实践准备工作计划任务实施学习评价说明0↓00置“0”0↓10置“0”1↓01置“1”1↓11置“1”D触发器的逻辑功能如下表所示，在触发时钟信号的下降沿到来时，能够实现输出二进制代码与输入二进制代码保持一致。学习目标任务描述知识链接实践准备工作计划任务实施学习评价工作组织因本任务相对简单，因此以个人为单位，完成整个任务。工作方案制定项目具体实施步骤。工作用具准备设计类任务，无需工具准备。学习目标任务描述知识链接实践准备工作计划任务实施学习评价第一步在下框中画出下降沿触发的D触发器逻辑符号，并列出该种触发器的真值表说明0↓00置“0”0↓10置“0”1↓01置“1”1↓11置“1”学习目标任务描述知识链接实践准备工作计划任务实施学习评价第二步在下框中画出一位该种D触发器的波形图学习目标任务描述知识链接实践准备工作计划任务实施学习评价第三步在下框中画出八个该种D触发器组合而成的能存储八位二进制数的寄存器输出Q7Q6Q5Q4Q3Q2Q1Q0输入D7D6D5D4D3D2D1D0学习目标任务描述知识链接