城市轨道交通电工电子技术课件：认知触发器与时序逻辑电路

认知触发器与时序逻辑电路基本RS

触发器基本RS触发器SRQ图形符号

基本RS触发器由两个与非门交叉耦合而成，如下图：这种触发器有两个稳定状态：(2)

,

称为复位状态(0态);(1),称为置位状态(1态);它有两个输出端Q和，二者的逻辑状态应相反。Q&&GA逻辑图GB

当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有

即将触发器置0或保持0态，称为直接置0端。Q&&GA逻辑图GB输出与输入的逻辑关系：所谓，即将端保持高电位；，即在端加一负脉冲

当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有，即将触发器置1或保持1态。称为直接置1端。即将触发器保持原状态不变。

这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。Q&&GA逻辑图GB这种情况，注：时，和均为高电平。0态信号同时撤消：状态不定(随机)1态先撤消：先撤消：

由以上分析可知：基本RS触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS

触发器的逻辑状态表如下：

Q1001011011不变不变00不定不定QQ信号同时撤消,出现不确定状态信号不同时撤消，状态确定QQ练习可控RS

触发器可控RS触发器&GC&GDQ&GA&GBRSCP逻辑电路SRQ图形符号S1SR1RC1CP

可控RS触发器的逻辑图和图形符号如下：

与基本RS

触发器区别为：增加了由非门GC和GD组成的导引电路;R和S是置0和置

1

信号输入端，还有时钟脉冲CP

输入端。

时钟脉冲CP是一种控制命令，通过导引电路实现对输入端R和S

的控制，故称为可控RS

触发器

当时钟脉冲CP来到之前，即当CP=0时，不论R和S端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。&GC&GDQ&GA&GBRSCP逻辑电路即CP=1时，触发器才按R、S端的输入状态来决定其输出状态。

和是直接置0

和直接置1端，即不受时钟脉冲的控制，可以对基本触发器置0或置1，一般用于置初态，在工作过程中它们处于1态（高电平）。现态：指触发器输入信号变化前的状态。Qn次态：指触发器输入信号变化后的状态；Qn+1只有当时钟脉冲来到后，010011说明Qn+1RS保持置1置0不定010101000011001100Qn

触发器次态与输入信号和电路原状态（现态）之间的关系如下表：利用可控RS触发器可构成计数器，其连接图如下：111101SRQ1S1RC111存在问题：产生“空翻”现象为避免“空翻”，计数器一般采用主从型触发器和维持阻塞型触发器构成。JK触发器JK触发器SRQJ1SK1RC1SRQ1S1RC1111SRQJ1JK1KC1CP

它由两个可控RS

触发器串联组成，两者分别为主触发器和从触发器。主从型JK触发器的逻辑图和图形符号如下：

主触发器的输出端Q与从触发器的S端相连，端与从触发器的R端相连。非门的作用是使两个触发器的时钟脉冲信号反相。主从触发器的特性见真值表：

Qn+100Qn01010111QnJKSRQJ1SK1RC1SRQ1S1RC1111逻辑功能分析：(1)J=1,K=1

设时钟脉冲来到之前(CP=0)触发器的初始状态为0。这时主触发器的

当时钟脉冲来到后(CP=1),Q端由01，使从触发器的S=1，R=0，当CP从1下跳为0时，非门输出为1，从触发器也翻转为1态。

反之，设触发器的初始状态为1，同样可分析出，主、从触发器都翻转为0。JK触发器在J=1,K=1

的情况下，来一个时钟脉冲，它就翻转一次，此时触发器具有计数功能。(2)J=0,K=0

设触发器的初始状态为0。当CP=1时，由于主触发器的J=0,K=0，Q端的状态仍为0，保持不变;当CP跳变为0时，由于从触发器的S=0,R=0，也保持0态不变。如果初始状态为1，也有同样的结果。(3)J=1,K=0

可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是1态。(4)J=0,K=1

可分析出不管触发器原来处于什么状态，一个时钟脉冲来到后，输出一定是0态。

主从型触发器具有在CP从1下跳为0时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。主从触发器避免了“空翻”。D触发器、D触发器维持-阻塞型D触发器的逻辑符号如下图示：SRQD1DC1CP输出与输入之间的关系见真值表：

11

00Qn+1D

逻辑功能为：触发器的输出状态仅决定于到达前输入端的状态，而与触发器现态无关，即：就构成了计数器，其连接图如下：当把D触发器的输入端与输出端连接到一起时，SRQ1DC1CP工作波形如下：CPQQ寄存器数码寄存器移位寄存器寄存器寄存器用来暂时存放参与运算的数据和运算结果。

一个触发器可以存储1位二进制信号；寄存n位二进制数码，需要n个触发器。按功能分数码寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)分类：按存放数码的方式并行串行16.5.1数码寄存器功能：寄存数码和清除原有数码。采用基本触发器构成的4位数码寄存器原理图如下：QQ0QQ1QQ3QQ2清零指令取出指令FF3FF0FF1FF2&&&&&&&&1111D3D2D0D1G1G2G3G4G5G6G7G8寄存指令注意：工作之初要先清零用构成的4位数码寄存器，原理图如下：QQ3QQ2QQ0QQ1取出脉冲D0&&&&1111...D1D2D31DC11DC11DC11DC1...寄存脉冲

移位寄存器不仅有存放数码的功能，而且有移位功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。CP清零移位脉冲D数码输入Q1JFF01KC1Q1JFF11KC1Q1JFF21KC1Q1JFF31KC11&&&&并行输出脉冲并行数码输出移位数码输出Q3Q2Q0Q1】移位寄存器FF0接成D触发器，数码由D端输入。设寄存的二进制为1011，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到D端；上图是由JK触发器组成的四位移位寄存器。

移位寄存器的状态表

清零右移一位右移二位右移三位右移四位

00000001001001011011

01234

Q3Q2Q1Q0

移位过程

寄存器中的数码

移位脉冲数工作之前要先清零，经过四个时钟脉冲，数码依此存入各触发器。移位寄存器的状态表如右图所示：二进制计数器二进制计数器CP清零Q1JFF01KC1Q1JFF11KC1Q1JFF21KC1Q1JFF31KC1Q3Q2Q0Q1计数脉冲二进制计数器分为：同步二进制计数器和异步二进制计数器。由主从型JK触发器构成的4位二进制计数器如下：工作原理：(1)每来一个时钟脉冲,最低位触发器翻转一次;(2)高位触发器是在相邻的低位触发器的输出端从

0

12345678

0000

00010010001101000101011001111000

012345678Q3Q2Q1Q0十进制数

二进制数

计数脉冲数

0

0000

16

910111213141510011010101111001101111011119101112131415Q3Q2Q1Q0十进制数

二进制数

计数脉冲数1变为0进位时翻转。计数脉冲个数与各触发器输出状态及十进制数之间的关系如下表:CP12345678910111213141516Q1Q0Q2Q3工作波形如下：

总结

一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：1.有两个稳定的状态（0状态和1状态）。2.在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。二、触发器的逻辑功能

指触发器输出的次态Qn+1与输出的现态Qn及输入信号之间的逻辑关系。触发器逻辑功能的描述方法主要有特性表、卡诺图、特性方程、状态转换图和波形图（时序图）。根据逻辑功能不同，时钟触发器可分为三、触发器的分类（1）RS触发器（约束条件）（3）D触发器（2）JK

触发器四、寄存器和二进制计数器寄存器—存储二进制数据或者代码。移位寄