电路实验教材

实验八门电路逻辑功能及测试

［实验目的］

1熟悉门电路逻辑功能。

2•了解数字电路实验模块及示波器的使用方法。

［实验仪器及材料］

1双踪示波器

2•集成芯片

74LS00二输入端四与非门2片

74LS20四输入端双与非门1片

74LS86二输入端四异或门1片

74LS04六反相器1片

［实验内容］

选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不

能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，

接好线后再通电实验。

1•测试门电路逻辑功能

(1)选双四输入与非门74LS20-只，按图8.1接线、输

用

S-S4电平开关，输出插口)，出端接电平显示发

入端接

<DI~D8任意一个)

图8.1

(2)将电平开关按表8.1置位，分别测输出电压及逻辑状态。

表8.1

输入输出

1234Y电压(V)

HHHH

LHHH

1

LLHH

2

LLLH

LLLL

2.异或门逻辑功能测试

图8.2

(1)选二输入四异或门电路74LS86,按图8.2接线，输入端1、2、4、5接电平开关，输

出端A、B、丫接电平显示发光二极管。

(2)将电平开关按表8.2置位，将结果填入表中。

表8.2

输出

输入

ABY丫电压(V)

LL

HL

LL

HH

LLLLHL

HH

HHLH

HH

LH

3•逻辑电路的逻辑关系

(1)用74LS00按图8.3.8.4接线，将输入输出逻辑关系分别填入表8.3和表8.4中。

图8.3

3

表8.3

表8.4

输入输出

ABYZ

LL

LH

HL

HH

(2)写出上面两个电路逻辑表达式。

4•逻辑门传输延迟时间的测量。

用六反相器(非门)按图8.5接线，输入200KHz连续脉冲，用双踪示波器测输入，输出相位差，计算

每个门的平均传输延迟时间的tpd值。

4

SBSKHz

图8.5

5•利用与非门控制输出。

用一片74LS00按图8.6接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。

6•用与非门组成其它门电路并测试验证。

(1)组成或非门。

用一片二输入端四与非门组成或非门

画出电路图，测试并填表8.5

图&6

表8.5

输入输出

ABY

00

01

10

11

表8.6

ABY

00

01

10

5

11

(2)组成异或门

(a)将异或门表达式转化为与非门表达式。

(b)画出逻辑电路图。

(c)测试并填表8.6。

［实验报告］

1.按各步骤要求填表并画逻辑图。

【思考题】

(1)怎样判断门电路逻辑功能是否正常？

(2)与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲

通过？

(3)异或门又称可控反相门，为什么？

实验九译码器实验

【实验目的】

1•掌握3-8线译码器逻辑功能和使用方法。

2•掌握3-8线译码器的扩展。

【实验设备与器材】

1•数字万用表、双踪示波器。

2.74LS1383-8线译码器2片；74LS20四输入端二与非门1片

【实验原理】

译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码

功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、

终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

下图表示二进制译码器的一般原理图：

------制———

F

7F器v"

6

图9-1二进制译码器的•般原理图

它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，

只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量

的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，

器件就成为一个数据分配器（又称为多路数据分配器）。

1.3-8线译码器74LS138

它有三个地址输入端AB、C,它们共有8种状态的组合，即可译出8个输出信号丫。~丫7另外它还有三个使能

输入端日、E2、已。它的引脚排列见图9-2，功能表见表9-1o

5，

6E

E14

E

Y2

一

一Y3

1J2

Jw4FT

210

11Y5

22

33Y6

4A

CBY7

图9-274LS138的引脚排列图

表9-174LS138的功能表

T输入输出

E—ICBA

瓦瓦托

XHXXXXHHHHHHHH

XXIIXXXIIIIIIIIIIIIIIH

LXXAXXHHHHHHHH

HLLLLLLHHHHHHH

HLLLLHHLHHHHHH

HLLLHLHHLHHHHH

IILLLHHHHHLHIIHH

HLLHLLHMHHLHHH

HLLHLHHHHHHLHH

HLLHHLHHHHHHLH

HLLHH且HHHHHHHL

【实验内容】

1.74LS138译码器逻辑功能测试

在主实验箱上正确插好DIP扩展板和辅助扩展板，在DIP扩展板上找一个16PIN的插座插上芯片

74LS138,芯片第8脚接地（GND,16脚接电源（VCC。将辅助扩展板的VCC插孔，GND插孔分别与直流电

源部分的+5\插孔，GND插孔相连。将74LS138的使能输入端和地址输入端分别接到辅助扩展板的逻辑电平

输出，将74LS138输出端Y0-Y7分别接

7

到辅助扩展板逻辑电平显示的8个发光二极管上，检查连线正确无误后按下直流电源开关K101和K102。逐次

拨动对应的拨位开关，根据发光二极管的显示变化，测试74LS138的逻辑功能。

2.74LS151译码器逻辑功能测试

测试方法与74LS138类似，只是输入与输出脚的个数不同，功能引脚不同。

3•两片74LS138组合成4线-16线译码器

二二二H二三6，二二二二二三6.

*5VIX)

图9-5两片74LS138组合成4线-16线译码器

按图9-5连接实验电路，由于实验箱上仅提供8个逻辑电平显示灯，该步实验一共

有16个输出端，因此要灵活选用。例如先把低8位输出接逻辑电平显示输入，D3接“0”，控制D2,D1,

D0的输入情况，可看出低8位的不同显示情况。然后把高8位输出接逻辑电平显示输入，D3接“1”，控制

D2,D1,D0的输入情况，可看高8位的不同显示情况。4个输入端接逻辑电平输出。逐项测试电路的逻辑功

能，自拟真值表，记录实验结果。

【实验报告】

1­画出实验线路，把观察到的波形画在坐标上，并标上相应的地址码。

2.对实验结果进行分析、讨论。

【思考题】

1.译码器的应用。

2.译码器的功能扩展。

实验十数据选择器实验

【实验目的】

1.掌握数据选择器的逻辑功能和使用方法

【实验设备与器材】

1•数字万用表、双踪示波器。

8

2.74LS151八选1数据选择器1片；74LS20四输入端二与非门1片

【实验原理】

数据选择是指选择多个通道数据中的一路，传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电

路称为数据选择器。它的功能相当于一个多个输入的单刀多掷开

关，其示意图如下：

数

据

输

入

地坦码

图10-14选1数据选择器示意图

1.数据选择器74LS151

74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA,可选择

|。〜18个数据具有两个互补输出端即同相输出端Z和反相输出端Z。其引脚图和功能

源，

安45UI如下:表10-174LS151的功能表

Amhh>4切£Z

HXXXXXXXXXJCXHL

1LLLLLXXXXXXXHL

A|Iii♦iHXXXXXXXu

IQzLuuHxtxxxxxxHL

11LLLMXHXXXXXXLH

12zb6LLH1XXLXXXXMKI

.1IMIMYflYYYYYLH

Ts■一LLH*4XXXLXXKXMI

id1*LLH-1XKXtlXXXXLH

61

HILLXXXXLXX*«L

______ICLHLLXXKXHXXMLH

I「LHLKxx.XXXLMXML

11ALHLHXXXXXHXXLH

LHHLXXXXXXLXHL

91°

LHHLMXXXXXH*LH

7fLHHHXXXXXXXLnL

LHMLH

图10-274LS151的引脚图表

【实验内容】

1.74LS153数据选择器逻辑功能测试

在主实验箱上正确插好DIP扩展板和辅助扩展板，在DIP扩展板上找一个16PIN的插座插上芯片

74LS153,芯片第8脚接地（GND,16脚接电源（VCC。将辅助扩展板的VC（插孔，GN插孔分别与直流电源

部分的+5\插孔，GN插孔相连。将74LS153的使能输入端和地址输入端分别接到辅助扩展板的逻辑电平输

出，将74LS153输出端Z接到辅助扩

9

展板逻辑电平显示的发光二极管上，检查连线正确无误后按下直流电源开关K101和

K102。逐次拨动对应的拨位开关，根据发光二极管的显示变化，测试74LS151的逻辑功

能。

2.用试用双4选1的数据选择器74LS153设计电路使其实现函数：

F（A,B,C）ABCABCABCABC

并测试电路的正确性。

3•将双4选1的数据选择器74LS153扩展成8选1数据选择器并连接电路验证其正确性。

【实验报告】

1.画出实验图，并填表。

2.对实验结果进行分析、讨论。

【思考题】

1.用数据选择器设计任意组合逻辑电路。

2.数据选择器的扩展。

实验十一组合逻辑电路的综合设计

【实验目的】

1•掌握组合逻辑电路的分析与设计方法。

2•加深对基本门电路使用的理解。

【实验设备与器材】

1.仪器

数字万用表、示波器。

2.器件

74LS00二输入端四与非门1片

74LS02二输入端四或非门1片

74LS04六与非门1片

74LS10三输入端三与非门2片

74LS20四输入端二与非门1片

74LS151四选1数据选择器1片

【实验原理】

1•组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能

的门电路。例如，根据与门的逻辑表达式Z=AB=厦十8得知，可以用两个非门和一

个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。

2•分析组合逻辑电路的一般步骤是：

1）由逻辑图写出各输出端的逻辑表达式；

2）化简和变换各逻辑表达式；

3）列出真值表；

4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。

3•设计组合逻辑电路的一般步骤与上面相反，是：

1）根据任务的要求，列出真值表；

10

2）用卡诺图或代数化简法求出最简的逻辑表达式：

3）根据表达式，画出逻辑电路图，用标准器件构成电路；

4）最后，用实验来验证设计的正确性。

11

4•组合逻辑电路的设计举例

用“与非门”设计一个表决电路。当四个输入端中有三个或四个“才为1”时，输出端

设计步骤：

根据题意，列出真值表如表11-1所示，再填入卡诺图表11-1中

表11-1表决电路的真值表

D0000000011111111

A0000111100001111

B0011001100110011

C0101010101010101

Z0000000100010111

表11-2表决电路的卡诺图

DA

00011110

00

011

11111

101

然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式：

Z=ABC+BCD+CDA+ABD

-板即245C最后，画出用“与非门”构成的逻辑电路如图11-1所

示：

12

ABCBCDACD

111„111U111।

&

&

图11-1表决电路原理图

输入端接至逻辑开关（拨位开关）输出插口，输出端接逻耨电平显示端口，自拟真值表，

逐次改变输入变量，验证逻辑功能。

【实验内容】

1•按照实验原理，利用主电路板上的资源，结合DIP扩展板和辅助扩展板完成组合逻辑

电路的设计中的一个例子。

2•设计一个四人无弃权表决电路（多数赞成则提议通过），要求用2输入四与非门来实现（如果资源不

够可以使用74LS04或74LS20）。

3•设计一位全加器，要求用与、或、非门实现。

4•设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A-B-CD四个输入端和一个开箱钥匙

孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入代码正确，保险箱被打开；如果输

入代码错误，电路将发出警报。要求用最少的与非门实现。

5.设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电

灯由亮变灭或者由灭变亮。要求用数据选择器来实现。

【实验报告】

1•将实验结果填入自制的表格中，验证设计是否正确。

2•总结组合逻辑电路的分析与设计方法。

【思考题】

1.电路设计中的注意事项。

2.在设计中如何使电路设计最简。

实验十二触发器（一）

【实验目的】

1、掌握基本RSJK、T和D触发器的逻辑功能

2、掌握集成触发器的功能和使用方法。

3、熟悉触发器之间相互转换的方法。

【实验设备与器材】

1•仪器

双踪示波器'数字万用表。

13

2•器件

74LS00二输入四与非门1片

74LS02二输入端或非门1片

74LS04六反相器1片

74LS10三输入端三与非门1片

74LS74(或CC4013双D触发器1片74LS112(或CC4027)双J-K触发器1片

【实验原理】

触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且

还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0"-在一定的外界信号

作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构

成各种时序电路的最基本逻辑单元。

1•基本RS触发器

图12-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直

接触发的触发器。基本RS触发器具有置“0”、置“T和保持三种功能。通常称S为置

1"端，因为S=0时触发器被置“1”；R为置“0”端，因为R=o时触发器被置“0"

当s=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。基本RS触

发器也可以用两个“或非门”组成，此时为高电平有效

(a逻辑图(6逻辑符号图

12-1二与非门组成的基本RS触发器

基本RS触发器的逻辑符号见图14-1(b)＞二输入端的边框外侧都画有小圆圈，这是因为置1与

置0都是低电平有效。

2.JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发

器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。弓I脚逻辑图如图14-

2所示；JK触发器的状态方程为：

14

Q+1=JQ11+KQ

-T0Q-

OCLK

JK6QO

0

图12-2JK触发器的引脚逻辑图

其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上

输入端时，组成“与”的关系。Q和Q为两个互补输出端。通常把Q=o、Q=1的状态

定为触发器“0"状态；而把Q=1,Q=0定为“1”状态。

JK触发器常被用作缓冲存储器，移位寄存器和计数器。

CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S

端为图电平有效。

3.T触发器

在JK触发器的状态方程中，令J=K=T则变换为：

Qn.1TQnTQn

这就是T触发器的特性方程。由上式有：

当T=1时，QMQn当T=0时，QBQn即当T=1时，为翻转状态；当T=0时，为保

持状态。

4.D触发器

在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为：

Qn-1=D

其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器

的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位

寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。如双

D(74LS74,CC4013，四D(74LS175,CC4042，六D(74LS174,CC14174,八D(74LS374)

等。

图12-3为双D(74LS74)的引脚排列图。

15

£AD易Q「>CLK

2

-6Q0

3

图12-3D触发器的引脚排列图5•触发器之间的相互转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可以利用转换的方

法获得具有其它功能的触发器。例如将JK触发器的J、K两端接在一起，并认它为

T端，就得到所需的T触发器。

JK触发器也可以转换成为D触发器，如图12-4所示。

J-*2

>CP

KT

图12-4JK触发器转换成为D触