接口技术概述_第1页
接口技术概述_第2页
接口技术概述_第3页
接口技术概述_第4页
接口技术概述_第5页
已阅读5页,还剩49页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

单片机原理

机_____

单片机应用技术

单片机原理

nn

ss汇

51语

系51

官I

传感器

A/D转换信号放大

驱动电路

单片机内部结构

单片机内部并行口

片显示器接口

接键盘接口

技中断系统

定时计数器

单片机扩展技术

A/D和D/A转换接口

学习接口技术的几点要求:

・记笔记

•重视实验

・利用网上资源

www.51c51.com

www.51dz.com

www.8888c.com

•认真完成作业

PI

第/章接。技术然述

第一章接口技术概述

1.1微机系统的组成

1.2MCS-51系列单片机

第/章接。技术然述

1.1微机系统的组成

1.1.1微机系统的硬件组成

LL2单片机系统的硬件组成

LL3微机系统的软件组成

第章接。技术然述

•♦7■■■♦■■■■一■■■o■♦■■o•■o

1.1.1微机系统的硬件组成

任何一个完整的微机系统都由硬件和软件组成。

其基本结构框图如下:

DB

AB

CB

微机的工作过程

.第♦7■章■■接.。■技■■术.然■述■■o♦■■■•■.

1.1.1微机系统的硬件组成

任何一个完整的微机系统都由硬件和软件组成。

其基本结构框图如下:

4DB

AAB

LnCB

数据处理和发

送控制信号,指

挥CPU内、外各部

件协调工作。

第/章接。技术然述

1.1.1微机系统的硬件组成

任何一个完整的微机系统都由硬件和软件组成。

其基本结构框图如下:

DB

AB

CB

第/章接。技术然述

1.1.1微机系统的硬件组成

任何一个完整的微机系统都由硬件和软件组成。

其基本结构框图如下:

DB

AB

CB

.第♦7■章■■接.。■技■■术.然■述■■o♦■■■•■.

1.1.1微机系统的硬件组成

任何一个完整的微机系统都由硬件和软件组成。

其基本结构框图如下:

DB

AB

CB

界,共人们识别和存储。

第/章接。技术然述

1.1.1微机系统的硬件组成

任何一个完整的微机系统都由硬件和软件组成。

其基本结构框图如下:

第/章接。技术然述

筱菽祈涵寝•‘

微机的工作过程就是CPU不断执行指令的过程,CPU在执行指令

的过程中要与存储器和外设交换信息。

1.CPU与存储器的信息交换过程包括:CPU向存储器写入信息,称

之为写操作;CPU从存储器读取信息,称之为读操作。

2.CPU与外设的信息交换过程包括:CPU向外设输出信息,称之为

输出;CPU从外设输入信息,称之为输入。

外设

第/章接。技术然述

••・■■♦■■■。•■■■•一♦■■■♦・

CPU从存储器读取信息的过程

1CPU发送存储单元的地址码--AB--存储器

2CPU发送RD控制信号-------CB——存储器

3存储器送出选中单元的内容--DB--CPU

DB

0000H

CPU

CB

RD

021入n

I/O口

址on

译50H

码*•

器*

路外设

FFH

第7章接。技术然述

CPU向存储器写入信息的过程

1CPU发送存储单元的地址码--AB--存储器

2CPU发送WR控制信号-------CB--存储器

3CPU送出欲写入的内容-----DB--进入存储器的选中单元

65HDB丁

0000HAR、

CPU

CB

WR

入I/O口

路外设

第/章接。技术然述

»•■■♦■■■■■,■.■■■o,

CPU从输入外设输入信息的过程

1CPU发送端口的地址码----AB-一端口

2CPU发送RD控制信号-----CB-一端口

3端口送出选中外设的内容——DB——CPU

DB

201OH

CPU

RD

地址译码器数据缓冲器1T

存储器

输K输出

外设外设

第/章接。技术然述

»•■■♦■■■■■,■.■■■o,

CPU向输出外设输出信息的过程

1CPU发送端口的地址码一-AB----端口

2CPU发送WR控制信号--一CB一一端口

3CPU送出欲写入的内容--DB—进入选中端口

DB

43H<

2011H

CPU"

WR

地址译码器数据缓冲器1T

存储器

输入输出

外设外设

第/章接。技术然述

■■♦■■■.■■■■■■■o■■■G•■.

1.1.2单片机系统的硬件组成

单片机是指集成了CPU、存储器、I/O口以及其他辅助电路大规模

集成电路芯片。

1单片机内部资源够用时,不需要外扩芯片,通过I/O口直接与外设

连接。单片机最小控制系统

2单片机内部资源不够用时,需要外扩芯片,外扩芯片通过三总线与

CPU交换信息。单片机扩展控制系统

第/章接。技术然述

单片机最小控制系统的结构图

TOT1

+5V

返回

第/章接。技术然述

»■■♦■■■O■■■■•■■■O♦♦■■

单片机扩展系统的结构图

DB,

返回

第7章接。技术然述

m丁燕沆素流前囊(商莪

微机系统的软件分成2类:系统软件和应用软件。

(1).系统软件

一般由专门的计算机软件技术人员设计和编制,如

操作系统,各种语言的编译程序,监控程序。

(2).应用软件

用户为解决自己的问题而编制的程序。

在单片机控制系统中,为实现某一功能而编制的驱动

程序属于应用软件的范畴。

’在接口技术中我们常常编制外设的驱动程序。,

第7章接。技术然述

•♦■■■♦■■■■一■■■o■♦■■o•■o

1.2MCS-51系列单片机

L2.lMCS-51系列单片机的分类

122MCS-51系列单片机的结构

123MCS-51系列单片机的引脚

<

习题

第7章接。技术然述

1.2.1MCS-51系列单片机的分类

常用的MCS51系列单片机有2种类型的产品:

8051/8751/89C51和8031。它们的结构基本相同,其主要差别反

映在存储器的配置上的不同:

①8051内设有4KB的掩膜ROM。

②8751内设有4KB的EPROM。

③89c51内设有4KB的E2PROM。

④8031内没有ROM。

第/章接。技术然述

1.2.2MCS-51系列单片机的结构

TOT1

第/章接。技术然述

L^Pok—►

作用:PC存放CPU将要执行的指令所在的ROM单元的地址。

特点:①具有自动加1功能。

②CPU复位时PC=0000H,当8051脱离复位状态时,开始从0000H

处执行程序,因此,用户程序应该从0000HROM单元存放。

③PC的值可以用转移和调用/返回指令修改。

无条件转移指令/LJMP/SJMP标

JMP@A+DPTR

条件转移指令:JZ/JNZ标号

JC/JNC标号

JB/JNBBIT,标号

DJNZRn/direct/A/@Ri,标号

CJNEA/Rn/@Ri,#DATA8,标号

CJNEA,direct,标号

调用指令:LCALL/ACALL标号

返回指令:RET

第/章接。技术然述

DPTRRAMPC-RO

89c51内有256B的RAM单元,其地址范围为OOH—FFH,分为两大部

分:低128字节(00H〜7FH)为真正的RAM区;

高128字节(80H〜FFH)为华寺殊功能寄存器区SFR。

21个SFG分散在高128B的地址空间内,分别

是:A,B,PSW,SP,DPH,DPL,

PO,Pl,P2,P3,IP,IE,TCON,

TMOD,THO,TLO,TH1,TL1,

SCON,SBUF,PCONo

低128B的RAM应用最为灵活,可用于暂存

用户的数据,它分为独立的且性质不同的3

部分:①工作寄存器区(OOH—1FH)

②位寻址区(20H—2FH)

③普通RAM区(30H—7FH)

第/章接。技术然述

1、工作寄存器区是指00H〜

1FH区,共分4个组,每组有8个单7FH

元,共32个内部RAM单元。普通RAM区

2、每次只能有1组作为工作寄30H

存器使用,其它各组可以作为一2FH

般的数据缓冲区使用。

位寻址区

3、作为工作寄存器使用的8个

单元,又称为R0—R720H

4、程序状态字PSW中的PSW.31FH

(RS0)和PSW.4(RS1)两位

来选择哪一组作为工作寄存器

使用。CPU通过软件修改PSW

中RS0和RS1两位的状态,就可

任选一个工作寄存器工作。00H

返回

第/章接。技术然述

■■oo<

RSI、RS0与片内工作寄存器组的对应关系

RS1RS0寄存器组片内PAM地址通用寄存器名称

000组00H-07HR0〜R7

011组08H〜0FHR0〜R7

102组10H〜17HR0〜R7

013组18H-1FHR0〜R7

返回

第/章接。技术然述

.〉■■■■O■■■■.■■■.

工作寄存器和RAM地址对照表

工作寄存器。组工作寄存器1组工作寄存器2组工作寄存器3组

地址寄存器地址寄存器地址寄存器地址寄存器

00HR008HR010HR018HR0

01HR109HR111HR119HR1

02HR2OAHR212HR21AHR2

03HR3OBHR313HR31BHR3

04HR4OCHR414HR41CHR4

05HR5ODHR515HR51DHR5

06HR6OEHR616HR61EHR6

07HR7OFHR717HR71FHR7

、a

返回

第/章接。技术然述

1、位寻址区是指20H〜2FH

单元,共16个单元。7FH

2、位寻址区的16个单元(共

计128位)的每1位都有一个8普通RAM区

30H

位表示的位地址,位地址范围

为00H〜1FH。

如表所示。涓位寻址区

3、其位地址的表示方法有2种:

①直接位地址(用8位二进制20H

数表示)和②单元地址.位号。

1FH

对于这些位有专门的位操

作指令,如SETB,CLR,

CPL,JB,JNB等。工作寄存器区

4、同样,位寻址的RAM单元

也可以按字节操作作为一般的

数据缓冲区。

00H

返叵

…第,章接…口整本搬・述.再_前___能___渐莅地址表

RAM地址D7D6D5D4D3D2DIDO

20H0706050403020100

21HOF0E0DOCOBOA0908

22H1716151413121110

23HIFIEIDICIB1A1918

24H2726252423222120

25H2F2E2D2C2B2A2928

26H37363534333231.30

27H3F3E3D3C3B3A3938

28H4746454443424140

29H4F4E4D4C4B4A.49,48

2AH5756555453525150

2BH5F5E5D5C5B5A5958

2CH6766656463626160:

2DH6F6E6D6C6B6A6968

2EH7776757473727170

q2FH7F7E7D7C7B7A7978

返回

第/章接。技术然述

.〉■■■■O■■■■.■■■.

用于存储一般

的8位数

据,这部

分单元只

能按字节

作。通常,堆

栈都置于

这部分空

间。

返回

第/章接。技术然述

累加器在微处理器中占有很

重要的位置。很多指令都是

对.A操作的。

ADDA,Rn/direct/@Ri/#DATAPO

TMP

ADDCA,Rn/direct/@Ri/#DATAPl

SUBBA,Rn/direct/@Ri/#DATAP2

MULABP3

DIVAB

RL/RLC/RR/RLCA

ANLA,Rn/direct/@Ri/#DATA

口定时

ORLA,Rn/direct/@Ri/#DATA

XRLA,Rn/direct/@Ri/#DATA

CPL/CLRA

MOVXA,@DPTR/@Ri

MOVX@DPTR/@Ri,A

MOVCA,@A+DPTR/@A+PC

返回

第/章接。技术然述

DPTRRAMPC—ROM

P0PO

ATMPB

P1

P2<一"►P2

1、在进行乘除法运算时,存放参与运算的一个操作数。P3

MULAB;将累加器A的内容与寄存器B的内容相乘,乘积

的低8位存放在累加器A中,高8位存放于寄存

器B中。

DIVAB;将累加器A中的内容除以寄存器B中的8位无

符号整数,所得商的整数部分存放在累加器A中,

余数部分存放在寄存器B中。

2、除此之外,作为一般REG使用。

返回

第/章接。技术然述

DPTRPC—ROM

P0-P°

TMPB

Pl

P2◄-►P2

ALU一P3

P3

1、PSW称为程序状态字寄存器,是一个8位寄存器。存放运

算结果的一些特征,也用于指定工作寄存器组。

2、DJ-D6-D5JD4-X>3-DIDO

&AcFlRS1RSOOvP

返回

第/章接。技术然述

DPTRRAMPC—ROM

PO0P°

ATMPB

Pl

P2

P3

1、SP称为堆栈指针,SP用来存放堆

栈栈顶的地址。

定时

2、CPU复位时SP=08H,可以用

MOVSP,#DATA8修改SP的值。

返回

第1章接。技术然述

DPTRRAMPC-ROM

U-PO^-P。

AiTIVfPlR1—.PI

「1、数据指针DPTR是一个16位的专用寄存器,主要用来存放16位

―P2

地址,其高位字节寄存器用DPH表示,低位字节寄存器用DPL表示。—►

P3

2、既可作为一个16位寄存器DPTR来处理,也可作为两个独立的

8位寄存器DPH和DPL来处理。

3、CPU复位时DPTR=0000H,可以用MOVDPTR,

#DATA16或MOVDPH,#DATA8,MOVDPL,#DATA8修改

DPTR的值。当CPU与外RAM或外设交换信息时,外RAM单元

的地址或外设的地址由DPTR给出。

返回

第7章接。技术然述

•♦■■■♦■■■■一■■■o■♦■■o•■o习题

1.3.3MCS-51单片机的引脚

用户I/O

P1.0—140——Vvcc

<=

P1.1—239—P0.0PlP2地址线

P1.2—338——P0.1

P1.3——437—P0.2

P1.4——536—P0.3

P1.5——635—P0.4P0

数据线

P1.6——734一P0.5P3

P1.7——833—P0.6

RST/VPD——932—P0.7ALE

P3.0/RXD——10器;31—EA/V

ppPSEN

P3.1/TXD——11803130—ALE/PROG—控制线

P3.2INT0——1229—PSENEA

P33/INT1——1328—P2.7

P3.4/T0——1427—P2.6RST

P3.5/T1——1526一P2.5

P3.6/WR——1625——P2.4

P3.7/RD—1724—P2.3XIVCC

XTAL2——1823—P2.2

XTAL1—1922—P2.1X2GND

V一

▼SS2021——P2.01

(a)管脚图;(b)引脚功能分类

MCS51单片机形成三总线的电路图

第/章接。技术然述

DPTRRAM

pok^0°

B

P0.0--P0.7

P2

1、没有外扩芯片时,作为一般<一"►P2

P3

的IN\OUT线,直接与外设通信。P3

2、有外扩Mem时,先送出外

Mem的地址码的低八位,然后传

定时

送数据信息。

X2

外ROM:PC的低8位由P0.0—-

P0.7送出。

外RAM:皿由P0.0--P0.7

返口

第/章接。技术然述

DPTRRAMROM

P0-P°

SPATMPBPl

-匕

P2.0—P2.7P22

1、没有外扩芯片时,作为一般的P3

IN\OUT线,直接与外设通信

2、有外扩Mem时,送出外Mem的

地址码的高八位

外ROM:西由P2・0・・・

PSENP2.7送出

外RAM:由P2.0—P2.7送出

第/章接。技术然述

XI

X2

PSENRSTALEEA

AT

返回

第/章接。技术然述

第/章接。技术然述

ALE地址锁存允许

1、当8051由P0口送出低8位地址码

时,8051由ALE送出一高电平信号,作

为外部锁存器的触发信号。

在单片机(CPU)与外界交换信息的

过程中,地址信息必须维持不变,而

P0口不能维持低8位地址的不变,所

以应该外接锁

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论