微型计算机原理与接口技术第二章微型计算机基础

微型计算机原理与接口

技术

第二章微型计算机基础

第1页

【：要的容J

1.微型计算机硬件组成

2.微型计算机基本工作原理

3.80x86功能结构

第2页

【老灯目标】

1.掌握微型计算机的组成；

2.掌握微型计算机的工作原理;

3.掌握8086的功能结构；

4,掌握8086的工作方式；

5.理解8086的工作时序；

6,了解80x86的功能结构。

第3页

ItA]

i.微型计算机的组成和工作原理;

2.8086的功能结构；

3.8086工作方式。

第4页

【唯京】

61.8086的工作时序

第5页

【加鹤克】

2.1微型计算机结构

2.28086/8088微处理器

2.3系统总线

第6页

2.1微型计算机基本结构

＞微型计算机的组成

a微型计算机系统

(MCS—Micro-ComputerSystem)

O微型计算机工作原理

第7页

微型计算机系统

第8页

微处理器(Microprocessor)

一个大规模集成电路芯片

内含控制器、运算器和寄存器等

微机中的核心芯片

微型计算机(Microcomputer)

通常指微型计算机的硬件系统

还有一般的说法：微机、微型机

微型计算机系统(Microcomputersystem)

指由硬件和软件共同组成的完整的计算机系统

第9页

,地址总线AB

输

输

存

出

CI/O入I/OI/O

储

接㈡设

接设接

器

P㈡备㈡

口备口□

U

AB:AddressBus

DB:DataBus

CB:ControlBus第io页

第11页

功能：控制中心、提供运算、判断能力

构成：AL成CU、Registers

例：Intel8088/8086>PIILP4、Celeron

AMDK7(Athlon、Duron)

CPU的位数：4位、8位、16位、32位、64位

是指一次能处理的数据的位数

第12页

典型8位微处理器结构

外

来

控

制

信

号

D广D。双向数据总筑

第13页

功能：存放程序和数据（各类信息数据、

文字、图像、…）

内存：ROM、RAM、CACHE...

特点：随机存取，速度快，容量小

外存：硬盘、光盘、等...

特点：顺序存取/块存取，速度慢，容量

大

第14页

简写为I/O接口，是CPU与外部设备间交换

信息的桥梁

第15页

连接多个功能部件的一组公共信号线

地址总线AB：用来传送CPU输出的地址信号，确定被

访问的存储单元、I/O端口。地址线的根数决定了CPU

的寻址范围。

CPU的寻址范围=2Zn-地址线根数

数据总线DB：在CPU与存储器、I/O接口之间数据传送

的公共通路。数据总线的条数决定CPU一次最多可以

传送的数据宽度。

控制总线CB：用来传送各种控制信号

第16页

地址总线的位数决定了可以连接存储器的容量。

数据总线的位数决定了一次可以存取数据的位数。

处理器数据总线位地址总线位最大寻址空

CPU位数数数间

8088/80188168201MB

8086/801861616201MB

8028616162416MB

80386/804863232324GB

Pentium3264324GB

Pentiumll

32643664GB

/P3/P4

第17页

软件：为运行、管理和维护计算机系统或

为实现某一功能而编写的各种程序的总

和及其相关资料。

操作系统

系统软件鬻算

网络系统

软件工具软件

应用软件

第18页

高级语言源程序汇编语言源程序

二进制机器作业指令

、F操作系统调度或BOOT引导

二进制凶器指令流

CPU取指、译码、控制单元

电路上的控制信号

直接控制CPU各部件运作通过接口电路控制外设运作

第19页

用户程序

操作系统

BIOS

裸机

第20页

2.28086/8088微处理器结构

8086微处理器：1978年推出,全球首款16位微处理器,

芯片上集成了2.9万只晶体管，采用40条引脚双列直插式

(DIP)封装。

第21页

lntel8086是标准的16位微处理器；Intel8088是准16位微处理器，它们

在内部结构上都是按16位设计的，但山tel8088在外部引脚上和当时

的8位微处理器lnter8080/8085相兼容。不仅数据总线的位数加宽了一

倍，更重要的是采用了流水线处理技术。

一条指令的执行可以分为：

取指令

指令译码

指令执行

在指令执行时根据需要在存储器中存取操作数。

第22页

8086与以往的8位机的最大区别

f8位微处理器中，是按照这三步周而复始的循环来工作的，

•每次取指令都是直接从存储器中取出的。计算机执行程序时,

CPU的工作顺序是：

取指令...执行指令...再取指令...再执行指令...

在16位微处理器中，8086微处理器首先采用了预取指令技术，

提前把指令从存储器中取到微处理器中，每次执行指令的时

候直接在微处理器内部就可以获得指令，从而大大提高微处

理器的性能。

预取指令技术是通过设置预取指令缓冲队列来实现的。

8086CPU工作顺序是：取指令，执行指令同时进行。并行工

2.28086/8088微处理器功能结构

08086CPU的功能结构

O寄存器结构及操作

第24页

2.28086/8088微处理器结构

1.2.18088/8086微处理器内部结构

8086CPU由

指令执行部件EU总线才妾口音B件BIU

两个部分组成。

指令执行部件EU主要功能是执行指令。

总线接口部件BIU主要功能是负责CPU与存储器和

I/O接口之间的数据传送。

第25页

2.28086/8088微处理器结构

地址加法器

通用寄存器组地址总线（20位）

地址

通用寄存器Z

数据总线

BX

..

CX16位）

CS

DX

DS

SS专用寄存器组

ES

[P

内部暂存器

总线］

总线8086内存僮器।

、一ALU数据总线（16

控制

逻辑II/W口I

控制器

指令队列

运算器队列指令队列

ALU

总线

EU

控制器

（8位）

标志寄存器

指令执行部件（EU）总线接口部件（B1U）

图1-38086微处理器内部结构第26页

2.2.18088/8086微处理器内部结构

指令执行部件EU

r-----[I

通用寄存器

AXAHAL

BXBHBL

CXoa买IWEU^功能是执行指

DXDHDLCS

BPFs令。一般情况下，

SPTs

豆'Ej

TF

DI

二内部暂存器指令按照它存放的

ALU数据总线（1&交先后次序顺序执行,

从指令队列中源

暂存器指令队列EU

源不断地取得指令

队列指令队列

ALUr总线代码，满负荷地连

EU仁

UII控制薜

X7

标志寄存器1」续执行指令。

-------指令执行部件皿

指令A指令B

第27页

Hg.2.2.18088/8086微处理器内部结构

1、指令执行部件EUALU:

通用寄存器■''rx\可完成16位或8位

AXAHAL

BXBHBL丁松的二进制运算,运

CXCHCL

DXDHDLCS

Fs

BP算结果通过内部总

Ts

SP

■siES

TF线送到通用寄存器

DI

内部暂存器

ALU数据总线（1申g或者送往BIU的内

\7

7>部暂存器中，等待

暂存器写入内存储器。

运算结果的特

X7ALU

队列指令队列

ALU总线征（如有无进位）

EU

1356

控制器

（8位）仁置入标志寄存器中。

标志寄存器

指令执行部件（W总线接口部件（BI

第28页

2.2.18088/8086微处理器内部结构

1、指令执行部件EU

通用寄存器EU控制器负责

AX

2

BX数据，:从BIU的指令队

CX

DXCS

DS歹［中取出寸旨令,

S3

ES

IP并对指令译码,

内部暂存器

ALt数据总线（1权,根据指令要求

7>

向EU内部各部

暂存器

件发出控制命

队列指令队列

ALU令以实现各条

EU总线

1356J

控制器

X7（8位）

标志寄存器＜」指令的功能。

指令执行部件（W总线接口部件（BI

第29页

2.2.18088/8086微处理器内部结构

2、总线接口部件BIU

BIU的功能:

形成访问内存储器的

物理地址；

访问内存储器取得指

令,暂存到指令队列中

等待执行；

访问内存储器或I/O

接口以读取操作数参与

EU运算，或存放运算结

果等；

产生外部总线的各种

控制信号。第30页

Hg.2.2.18088/8086微处理器内部结构

2、总线接口部件BIU

6字节的指令队列：

一旦指令队列中

空出2个字节，BIU将

自动进行读指令的操

作以填满指令队列。

总线控制逻辑：

将CPU的内部总

线与CPU引脚所连接

的外部总线相连，是

CPU与外部交换信息

的必经之路。

第31页

2.2.18088/8086微处理器内部结构

8086/8088CPU的流水线操作

•BIU不断地从存储器取指令送入指

令队列，EU不断地从指令队列取出

指令执行。

-EU和BIU构成了一个简单的2工位流水线

（指令队列是实现流水线操作的关键，

类似于工厂流水线的传送带）

-使得大部分取指令操作和执行指令操作

重叠进行，大大提高了CPU的工作效率

・新型CPU将一条指令划分成更多的阶

段，以便可以同时执行更多的指令。

例如，P4为20个阶段（超级流水线:

弟32贝

2.2.18088/8086微处理器内部结构

3、8088CPU与8086CPU的区另

(1)8088与外部交换数据的数据总线宽度是8位，而

EU内部总线和寄存器仍是16位，所以把8088称为准

16位微处理器。

(2)8088BIU中指令队列长度只有4字节,只要队列

中出现一个空闲字节，BIU就会自动地访问存储器,

取指令来填满指令队列。

第33页

2.2.28086/8088微处理器的寄存器

14个16位寄存器15870

累加器、

AXAHAL

通用数据寄存器：BXBHBL基址寄存器J通用数据

CXCHCL计数器寄存器

存放运算原始/中间结果DXDHDL数据寄存器J

150

指针和变址寄存器:SP堆栈指针、

BP基址指针指针和变址

存放存储器地址SI源变址寄存器

DI目的变址J

150

控制寄存器：指令指针\

IPL

r控制寄存器

存放程序地址和FLAGS标志寄存器_>

其他控制信息50

CS代码段

DS数据段

>­段寄存器

段寄存器：SS堆栈段

存放各段的信息ES附加段J

第34页

2.2.28086/8088微处理器的寄存器

1.通用寄存器组（在EU中）

8个16位通用寄存器可分成两组:

一般用来存放16位

的数据（参加运算

的数据或运算结

果）。

其中每一个又可分

成独立的两个8位

寄存器使用。8位

寄存器只能存放8

位数据。

第35页

.2.28086/8088微处理器的寄存器

1.通用寄存器组（在EU中）

8个16位通用寄存器可分成两组:

（源地址寄存器）

（目的地址寄存器）

（基址指针寄存器）

（堆栈指针寄存器）

主要用来存放数据的偏移地址。除SP外，也可

像数据寄存器一样用来存放16位的数据。

第36页

2.段寄存器（在BIU中）主要用来存放4

代码段寄存器

个逻辑段的段

段寄数据段寄存器

存器堆栈段寄存器

附加段寄存器

对内存进行操作时，内存一

般可分成4个逻辑段：

代码段、数据段、堆栈

段、附加数据段

每个段存放不同性质的数据,

进行不同的操作。

第37页

2.28086/8088微处理器的寄存器

2.段寄存器（在BIU中）主要用来存放4

个逻辑段的段

段寄

存器基址。

代码段:存放程序指令。

数据段:用于存放当前运行程序所使用的数

据。

附加数据段：需要第二个数据段时可以使用

附加数据段。

堆栈段：用来存放专用数据。对该区域的数

据的存取遵循“先进后出”规则。

第38页

每个段的起

始地址可用

段寄存器来

指明，程序

可从4个段寄

存器指明的

逻辑段中存

取指令和数

据。

FFFFFH

2.2.28086/8088微处理器的寄存器

3.标志寄存器FLAGS

1514131211109876543210

OFDFIFTFSFZFAFPFCF

9个标志位，存放CPU的两类标志：

状态标志（6个），在每次运算后产生，用来

表示运算结果的特征，包括CF、PF、AF、ZF、SF

和0F;

控制标志（3个），由指令设置，用来控制CPU

的操作，包括IF、DF和TF。

第40页

2.2.28086/8088微处理器的寄存器

3.标志寄存器FLAGS

1514131211109876543210

OFDFIFTFSFZFAFPFCF

OF(OverflowFlag):溢出标志

-OF=1:两个有符号数的运算结果超出范围，结果错误。

•OF=0:没有溢出，结果正确。

•进行无符号数运算时也会产生新的OF标志，此时无意义。

CF(CarryOutFlag):进位/借位标志

-CF=1:两个无符号数的加法运算有“进位”，或者是减法运算

有“借位”，需要对它们的“高位”进行补充处理。

•CF=0:没有产生进位或借位。

•进行有符号数运算时也会产生新的CF标志，此时无意义。

2.2.28086/8088微处理器的寄存器

3.标志寄存器FLAGS

1514131211109876543210

IOFIDFIIFITFISFIZFI[AF][PF][CF

SF（SignFlag）:符号标志,

SF=L表示运算结果的最高位为“1”。________

对于有符号数豆竟

OF=0时，结果正确：

SF=1表示运算结果为负

SF=0表示运算结果非负（正或零）

OF=1时，结果是错误的，符号位和正确值相反

例如，两个负数相加产生溢出，此时SF=0。

对于无符号数运算，SF无意义（但是可以看出结果的大小规模）

2.2.28086/8088微处理器的寄存器

3.标志寄存器FLAGS

1514131211109876543210

OFDFIFTFSFZFAFPFCF

ZF(ZeroFlag):零标志

ZF=1运算结果为零，减法运算后结果为零意味着两个参加

运算的数大小相等。

ZF=0运算结果非零。

AF:辅助进位标志，两个BCD数运算卅b,位上的讲位，供运算

后“调整”结果用，对其他数的运算没有意义

O

PF(ParityFlag):奇偶标志,可以用来进行“奇偶校验”

PF=1运算结果的低8位中有偶数个“1”(Even)

PF=0运算结果的低8位中看奇数个T(Odd)

■?.2.28086/8088微处理器的寄存器

运算结果对状态标志位的影响

（1）（AL）+（AH）

00111011AL.

+01111101AH~

10111000，

上述运算后：

CF=0（无进位）；

AF=1（有辅助进位）；

PF=1（运算结果有4个1）;

SF=1（运算结果符号位为1）;

OF=1（有溢出）；

ZF=0（运算结果不为0）。

第44页

■?.2.28086/8088微处理器的寄存器

运算结果对状态标志位的影响

（1）（AL）-（AH）

00111011AL.

—01111101AH“

10111110.

上述运算后：

CF=1（有借位）；

AF=1（有辅助借位）；

PF=1（运算结果中有6个1）;

SF=1（符号位为1）;

OF=0（无溢出）；

ZF=O（运算结果不为0）。第45页

9.2.28086/8088微处理器的寄存器

3.标志寄存器FLAGS

1514131211109876543210

OFDFIFTFSFZFAFPFCF

IF(InterruptEnableFlag):中断允许标志

IF=1允许处理器响应“可屏蔽中断请求”信号，称为“开中断”

IF=O不允许处理器响应“可屏蔽中断请求”信号，称为“关中断

TF(TraceFlag):单步(跟踪)标志

TF=1时，每执行完一条指令都会产生一次“1号”中断，该程序被

暂停执行。它用于程序的调试

DF(DirectionFlag):方向标志

DF=0执行字符串指令后，用加法修改源或目的地址指针

DF=1用减法来修改地址指针

2.28086/8088微处理器的寄存器

4.指令指针寄存器IP

•存放即将执行的指令的偏移地址，与CS共同确

定即将执行的指令的物理地址。

•程序运行过程中，BIU自动修改IP中的内容，使

它始终指向将要执行的下一条指令。

•程序不能直接访问IP。

X

当前正在

4A00H:1020H.......执行的指令

4A00H:1022HMOVAX,1020H

4A00H:1025HADDAX,Y

执行时，

“MOVAX,1020H”IP=1025H第47页

2.38086引脚信号和工作模式

>8086引脚信号和功能

€>最小模式下引脚信号和功能

O最大模式下引脚信号和功能

O系统总线

第48页

2.38086引脚信号和工作模式

8086引脚信号和功能

ADO

系-(S2)M/I0

RD

统AD15

控(LOCK)WRA16/S3总

制(SO)DEN线

L

(S1)DT/R信

8086A19/S6

总线(RQO)HOLD号

控制BHE/S7

.(RQl)HLDA

ALE(QSO)

-READY中

INTA(QS1)

CPUTEST断

INTR

控制RESET控

JMN/MXNMI」制

CLK

VCCGND

第49页

2.38086引脚信号和工作模式

8086引脚图

GHD——■-f：化C

ADia____一口AD1Z1140.

叫33记------Al6/S3

附2----437------A17/S4

AD11536——A18/SS

AD1O635——A19/S6

ADy——134——BHE/S7

AD8——833------MN/麻

ADz——932!RD

叽——1031——HOLD

8086RQ/GTo

AD5——II30——HLDA

CPIJRQ/GT1

AD4——1229——丽LOCK

AD3——1328——M/roS2

AD2——1427-DT/RS1

AD1——1528——DENSO

ADQ——1625——ALEQSo

NMI——1724INTAQS1

IHTR——1823TEST

CLK——19二——READY

GND——20.'I-------RESET

最小方式最大方式

第50页

2.38086引脚信号和工作模式

2.3.2最小模式下引脚信号和功能

当8086的引脚MN/MX接成高电平时CPU处于最小模式工作

方式，此时系统中仅有一个处理器。在此模式下CPU

各引脚定义如下：

1、AD0~AD15:地址数据复用总线

双向，三态，高电平有效。分时传送16位数据和地址的低16位。由

ALE锁存地址信息。在总线周期T1用来输出地址，在其他时钟周期

中，读周期时处于悬浮状态，写周期时传送数据。

第51页

2.38086引脚信号和工作模式

2.3.2最小模式下引脚信号和功能

2、A16/S3~A19/S6:地址状态复用引脚

输出，三态，高电平有效。分时输出地址的高4位或CPU当前状态。

地址信息由ALE锁存。T1输出高4位地址，其他时钟周期输出CPU当

前状态。

3、BHE/S7:高8位数据总线允许/状态复用引脚

输出，三态，低电平有质在T1时钟周期为低电平表示高8位数

据线AD8~AD15上数据有效，否则表示只使用AD0~AD7上的8偷数

据。丽iE锁存。和A0可用于分别选中奇偶地址的字或字节。

第52页

2.38086引脚信号和工作模式

2.3.2最小模式下引脚信号和功能

4、ALE:地址锁存允许信号

输出、高电平有效。表示总线上的是地址信息，在T1产生正脉冲，利

用其下降沿锁存地址信息。

5、M/IO：存储器/输入输出控制信号

输出，三态，高电平表示当前的信息是地址信息；低电平表示当前访

回的是I/O口。

6、RD:读信号

输出，三态，低电平有效。表示当前总线周期正在读存储器或从I/O口

输入信息。

7、WR:写信号

输出，三态，低电平有效。表示CPU正向存储器写入数据或向I/O口输

出数据。

第53页

2.38086引脚信号和工作模式

2.3.2最小模式下引脚信号和功能

8、DT/一数据收发信号

输出，三态，高电平表示CPU正在发送数据；低电平表示CPU接收

数据。

9、嬴：数据允许信号

输出，三态，低电平有效。表示CPU正在进行数据收发操作。

10、INTR:可屏蔽中断请求信号

输入」高电平有效。表示外部向CPU提出中断申请。

11、INTA：中断响应信号

输出，低电平有效。表示外设的中断申请得到响应。