数字电路与逻辑设计 课件 13-数字系统设计_第1页
数字电路与逻辑设计 课件 13-数字系统设计_第2页
数字电路与逻辑设计 课件 13-数字系统设计_第3页
数字电路与逻辑设计 课件 13-数字系统设计_第4页
数字电路与逻辑设计 课件 13-数字系统设计_第5页
已阅读5页,还剩36页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字系统设计

--优化与折衷片上微控制系统原理与项目设计第十五讲授课内容数据处理结构并行结构

所有数据量均以寄存器存储方式呈现,所有运算和控制都有各自单独电路来实现。数据可以同时进行读写数据运算和控制采用专用独立电路处理速度快资源占用量较大假定M=5,h0=-3,h1=3,h2=7,h3=2,h4=-1。moduleCONV(RST,CLK,X,Y);inputRST,CLK;inputsigned[7:0]X;outputregsigned[14:0]Y;parametersignedh0=-4'd3,h1=4'd3,h2=4'd7,h3=4'd2,h4=-4'd1;regsigned[7:0]R[0:4];integeri;always@(posedgeCLKorposedgeRST)if(RST)beginY<=15'd0;for(i=0;i<=4;i=i+1)R[i]<=8'd0;endelsebeginY<=h0*R[0]+h1*R[1]+h2*R[2]+h3*R[3]+h4*R[4];for(i=4;i>=1;i=i-1)R[i]<=R[i-1];R[i]<=X;endendmodule为了测试最小时钟周期,将时钟周期减小并仿真测试,可以找到一个出现错误的时钟,这个时钟可以近似为最小值。采用周期为4.6ns的时钟仿真时结果出错通过内部门电路的分析才能得到最大处理时长,也就决定了最小周期。流水结构计算电路中的乘和加运算多级级联导致一次计算需要较大的时长,在此运算期间不允许再输入新数据。如果数据更新周期小于处理时长,那么如何设计电路才能尽可能满足

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论