数字电子技术 第五章 触发器

第五章触发器(flip-flop)本次课主要内容概述SR锁存器电平触发的触发器脉冲触发的触发器边沿触发的触发器数字电子技术5.1

概述定义:能够存储1位二值信号的基本单元电路称为触发器（flip-flop）。

特点:具有两个能自行保持的稳定状态状态0，表示存储数据“0”。状态1，表示存储数据“1”。根据不同的输入信号可以置成1或0状态。分类

按电路结构分类：基本SR

触发器(SR锁存器)—S-Rlatch

同步SR触发器—GatedS-Rlatch

主从结构触发器—Master-slaveflip-flopCMOS边沿触发器—Edge-triggeredflip-flop……分类

按触发方式分类：电平触发脉冲触发边沿触发

按逻辑功能分类：

逻辑功能(logicfunction)是指触发器状态随输入信号变化的规律。

SR触发器(S-Rflip-flop)JK触发器(J-Kflip-flop)T触发器(Tflip-flop)

T´

触发器(Tflip-flop)D触发器(Dflip-flop)分类分类

按存储数据的原理不同：静态触发器

(staticflip-flops,利用电路状态的自锁存储数据

)

动态触发器

(dynamicflip-flop,利用MOS管栅极输入电容上存储电荷来存储数据)5.2SR锁存器(基本SR触发器)一、电路结构与工作原理0000001110011011010001101100①1110①①S-R锁存器的另一种结构用与非门构成的S-R锁存器(S-Rlatch)

电路结构图形符号

Q

SR低电平有效由“与非”门构成的S-R锁存器的特性表QQ*说明1100保持11110101置101111000置010100001*无效0011*

输入信号在全部作用时间里（即SD或RD为1的全部时间），都能直接改变输出端Q和的状态，这就是SR锁存器的动作特点。SR锁存器动作特点二、动作特点例：5.3电平触发的触发器

（同步S-R触发器）5.3电平触发的触发器（同步S-R触发器）一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111*带异步置位、复位端的电平触发SR触发器（1）只有当CLK变为有效电平时，触发器才能接受输入信号，并按输入信号将触发器置为相应的状态；（2）在CLK＝1的全部时间里，S和R的变化都将引起触发器输出端状态的改变。电平触发方式的动作特点二、动作特点D触发器0XX000XX1110000100111100111011101001011011101*11111*5.4脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期输出状态只能改变1次XXXX0000001110011011010001101101*1111*

触发器的电路结构与动作特点主从SR

触发器

(Master-SlaveSRFlip-Flop)

在CLK

的一个变化周期中触发器输出端的状态只可能翻转一次。CPCLK=1时，主触发器根据S和R的状态翻转，而从触发器保持原有状态不变CLK=0时，主触发器的状态不再改变，从触发器按照与主触发器相同的状态翻转

触发器的电路结构与动作特点延迟输出图形符号主从SR

触发器

(Master-SlaveSRFlip-Flop)主从SR

触发器

(Master-SlaveSRFlip-Flop)[例4.2.3]在图4.2.8的主从RS触发器电路中，若CP、S和R的电压波形如下图所示，试求Q和端的电压波形。设触发器的初始状态为Q＝0。

触发器的电路结构与动作特点[例4.2.3]置1置0置1保持置0置1保持置0主触发器的状态变化

触发器的电路结构与动作特点[例4.2.3]置1置0置1置1置0置0从触发器的状态变化JKQ’主从SRQQQ’CLKJ主从SRKQQ’QQ’CLK(5)列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*主从SRJKQQ’QQ’CLK

触发器的电路结构与动作特点主从结构JK触发器

(Master-SlaveJKFlip-Flop)具有多输入端的主从JK触发器二、脉冲触发方式的动作特点主从SRJKQQ’QmQm’CLK触发器的触发方式

研究翻转时间与时钟脉冲之间的关系。分类

电平触发方式(voltage-triggeredmode)

脉冲触发方式(pulse-triggeredmode)

边沿触发方式(edge-triggeredmode

)触发器的触发方式电平触发方式(voltage-triggeredmode)电平触发高电平触发high-voltage-triggered

低电平触发low-voltage-triggeredCP＝1期间翻转CP＝0期间翻转电平触发方式(voltage-triggeredmode)特点：（1）结构简单，速度快。（2）只要CP=1存在就可以翻转，所以容易造成空翻。触发器的触发方式脉冲触发方式(pulse-triggeredmode)

翻转过程触发器的触发方式上升沿，主触发器根据输入端的状态翻转下降沿，主触发器的输出传递到从触发器，翻转完成CP=1期间，输入端的信号不容改变脉冲触发方式(pulse-triggeredmode)

触发器的触发方式翻转过程下降沿，主触发器根据输入端的状态翻转上升沿，主触发器的输出传递到从触发器，翻转完成CP=0期间，输入端信号不容改变脉冲触发方式(pulse-triggeredmode)特点：（1）在CP的一个变化周期中触发器输出端的状态只可能翻转一次。（2）抗干扰能力差。触发器的触发方式返回5.5边沿触发的触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。用两个电平触发D触发器组成的边沿触发器维持阻塞触发器用门电路tpd(传输延迟时间)的边沿触发器

···一、用两个电平触发D触发器组成的边沿触发器用两个电平触发D触发器组成的边沿触发器1.利用CMOS传输门的边沿触发器XXX0X01X1

二、维持阻塞结构边沿触发器

维持阻塞结构边沿触发器维持阻塞触发器

置1维持线置0维持线&G5

&

G6

&&

G1

G2

Q

Q

&

&

G3

G4

S

R

CP

置0阻塞线置1阻塞线工作过程见动画维持阻塞D触发器

011触发器的状态保持不变。维持阻塞结构的D触发器分析:如果CP＝0

维持阻塞结构边沿触发器维持阻塞D触发器

如果D=000110110010防止干扰置0维持线置1阻塞线CP

维持阻塞结构边沿触发器维持阻塞D触发器

如果

D=10111101010在CP＝1期间，保证G5门输出不变上升沿触发抗干扰能力强置1维持线置0阻塞线CP00在CP＝1期间，保证G4门输出不变

维持阻塞结构边沿触发器CPDQQ*××Q000010101111×特性表维持阻塞D触发器

维持阻塞结构边沿触发器维持阻塞D触发器

具有异步置位、复位端和多输入端的维持阻塞D触发器逻辑图图形符号异步置位端异步复位端

维持阻塞结构边沿触发器三、利用门电路传输延长时间的边沿触发器利用传输延迟时间的边沿触发器（自学*）

基本SR触发器G3、

G4的传输延迟时间大于基本SR触发器的翻转时间边沿触发器的电路结构与动作特点

[例4.2.6]在CMOS边沿触发器电路中，若D端和CP的电压波形如图4.2.20所示，试画出Q端的电压波形。假定触发器的初始状态为Q＝0。

触发器的触发方式

研究翻转时间与时钟脉冲之间的关系。分类

电平触发方式(voltage-triggeredmode)

脉冲触发方式(pulse-triggeredmode)

边沿触发方式(edge-triggeredmode

)触发器的触发方式电平触发方式(voltage-triggeredmode)电平触发高电平触发high-voltage-triggered

低电平触发low-voltage-triggeredCP＝1期间翻转CP＝0期间翻转电平触发方式(voltage-triggeredmode)特点：（1）结构简单，速度快。（2）只要CP=1存在就可以翻转，所以容易造成空翻。触发器的触发方式脉冲触发方式(pulse-triggeredmode)

翻转过程触发器的触发方式上升沿，主触发器根据输入端的状态翻转下降沿，主触发器的输出传递到从触发器，翻转完成CP=1期间，输入端的信号不容改变脉冲触发方式(pulse-triggeredmode)

触发器的触发方式翻转过程下降沿，主触发器根据输入端的状态翻转上升沿，主触发器的输出传递到从触发器，翻转完成CP=0期间，输入端信号不容改变脉冲触发方式(pulse-triggeredmode)特点：（1）在CP的一个变化周期中触发器输出端的状态只可能翻转一次。（2）抗干扰能力差。触发器的触发方式返回边沿触发方式(edge-triggeredmode

)

触发器的次态仅仅取决于CP信号下降沿(或上升沿)到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。如果翻转发生在上升沿就叫“上升沿触发”；如果翻转发生在下降沿就叫“下降沿触发”

。触发器的触发方式边沿触发方式(edge-triggeredmode

)

上升沿触发下降沿触发触发器的触发方式动态输入标识（1）在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。（2）边沿触发器抗干扰能力强，且不存在空翻，应用较广泛。5.6触发器的逻辑功能及其描述方法5.6.1触发器按逻辑功能的分类 时钟控制的触发器中 由于输入方式不同（单端，双端输入）、次态（）随输入变化的规则不同

SR触发器

JK触发器

D触发器

T触发器

T′触发器

…………

一、SR触发器1.定义，凡在时钟信号作用下，具有如下功能的触发器称为SR触发器0000001110011011010001101101*1111*二、JK触发器1.定义00000011100110110100011011011110三、T触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器000011101110T′触发器四、D触发器1.定义：凡在时钟信号作用下，具有如下功能的触发器000010101111。。。。逻辑功能：是与输入及在CLK作用后稳态之间的关系（SR,JK,T,D）

电路结构形式：具有不同的动作特点（转换状态的动态过程）（同步，主从，边沿）5.6.2触发器的电路结构和逻辑功能、触发方式之间的关系1、触发器的电路结构和逻辑功能的关系维持阻塞结构JK触发器（74LS109）的电路图1、触发器的电路结构和逻辑功能的关系利用CMOS传输门的JK触发器CC4027的电路图1、触发器的电路结构和逻辑功能的关系

触发器逻辑功能的转换——JK触发器转换为SR触发器JK逻辑功能：RS逻辑功能：比较得：1、触发器的电路结构和逻辑功能的关系触发器逻辑功能的转换——JK触发器转换为T触发器JK逻辑功能：T逻辑功能：比较得：2、触发器的电路结构和触发方式间的关系固定的对应关系触发器的应用[例1]：并行数据存储

Q2

并行输入

存储

清零

C

并行输出

Q3

Q1

Q0

DDDD

d3d2

d1

d0

DRF3

F2

F1

F0

触发器的应用[例2]：四人抢答电路四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。

电路的核心是74LS175芯片，其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。011=1=0005.7触发器的动态特性一、输入信号宽度tW二、传输延迟时间本章小结本章基本要求：1、掌握触发器的定义、特点，了解触发器的种类及其电路结构。

2、掌握基本SR触发器、同步SR触发器、主从触发器、边沿触发器的动作特点。

3、掌握SR触发器、JK触发器、D触发器、T触发器的逻辑功能和描述方法，熟悉触发器之间逻辑功能的转换原理和方法。2024/10/2180触发器应用举例习题讲解2024/10/2181触发器的应用[例1]：并行数据存储

Q2

并行输入

存储

清零

C

并行输出

Q3

Q1

Q0

DDDD

d3d2

d1

d0

DRF3

F2

F1

F0

2024/10/2182触发器的应用[例2]：四人抢答电路四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。

电路的核心是74LS175芯片，其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。2024/10/21832024/10/218402024/10/2185112024/10/2186=1=0002024/10/21875.7触发器的动态特性一、输入信号宽度tW二、传输延迟时间2024/10/2188本章小结本章基本要求：1、掌握触发器的定义、特点，了解触发器的种类及其电路结构。

2、掌握基本SR触发器、同步SR触发器、主