第五章计算机组成原理

第五章存储系统和结构第五章计算机组成原理本章学习目的存储系统设计目标：量大、快、成本低主存储器的工作原理主存储器的组成方式存储芯片组成主存储器的一般原则和方法高速缓冲存储器和虚拟存储器的基本原理第五章计算机组成原理本章内容提要存储系统的组成主存储器的组织半导体随机存储器和只读存储器主存储器的连接与控制提高主存读写速度的技术多体交叉存储技术高速缓冲存储器虚拟存储器第五章计算机组成原理存储系统的组成存储器分类按存储器在计算机系统中的作用高速缓冲存储器主存储器辅助存储器第五章计算机组成原理存储系统的组成存储器分类按存取方式随机存取存储器RAM只读存储器ROM顺序存取存储器SAM:磁带直接存取存储器DAM：磁盘第五章计算机组成原理存储系统的组成存储器分类按存储介质磁芯存储器：断电不丢失，破坏性读出半导体存储器：断电丢失磁表面存储器光存储器第五章计算机组成原理存储系统的组成存储器分类按信息的可保存性易失性存储器非易失性存储器破坏性读出：重写（再生）非破坏性读出第五章计算机组成原理存储系统的组成存储系统层次结构容量、速度和价格之间的矛盾Cache、主存储器、辅助存储器Cache存储系统：弥补主存速度虚拟存储系统：解决主存容量不足第五章计算机组成原理存储系统的组成存储系统层次结构三级存储系统：存取速度接近于Cache，存储容量大，价格合理辅助硬件（存储器控制电路）Cache主存CPU辅助软硬件主存辅存CPU第五章计算机组成原理主存储器的组织主存储器的基本结构存储体地址线读/写控制线I/O地址译码驱动读写电路数据线第五章计算机组成原理主存储器的组织主存储器的存储单元位，存储字，存储单元，存储体，地址字节编址与字编址大端方案与小端方案第五章计算机组成原理主存储器的组织主存储器的主要技术指标存储容量：字节编址，字编址存取速度存取时间Ta:启动一次存储器操作到完成该操作存取周期Tm:进行一次完整的读写操作主存带宽Bm:每秒从主存进出信息的最大数量可靠性与功耗第五章计算机组成原理主存储器的组织数据在主存中的存放字节编址，存储字为64位（8个字节），读/写的数据有四种不同长度，它们分别是字节（8位）、半字（16位）、单字（32位）和双字（64位）字节半字单字双字第五章计算机组成原理主存储器的组织数据在主存中的存放数据：字节、半字、双字、单字、半字、单字、字节、单字不浪费存储器资源的存放方法存储字64位（8个字节）第五章计算机组成原理从存储字的起始位置开始存放的方法

存储字64位（8个字节）第五章计算机组成原理存储字64位（8个字节）0181624329172533210183111941220513216142271523263427283635293730313938折中方法(边界对齐方法)

此方法规定，双字地址的最末三个二进制位必须为000，单字地址的最末两位必须为00，半字地址的最末一位必须为0。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费，但是浪费比第2种存放方法要少得多。第五章计算机组成原理半导体随机存储器和只读存储器RAM记忆单元电路记忆单元：存放一个二进制位的物理器件记忆单元的材料要求：有两种稳定状态在外部信息的激励下，两种稳定状态可被无限次写入在外部信号的激励下，能读出两种稳定状态第五章计算机组成原理1.六管静态MOS记忆单元电路静态RAM是利用双稳态触发器来记忆信息的。六管静态MOS记忆单元电路中的T1～T6管构成一个记忆单元的主体，能存放一位二进制信息，其中：T1、T2管构成存储二进制信息的双稳态触发器。ABT1T2T5T6T3字线位线I/O位线I/OVccT4字线读1001写读1读0写1写01001第五章计算机组成原理2.四管动态MOS记忆单元电路动态RAM是利用栅极电容上的电荷来记忆信息的。四管动态记忆单元电路中的T1、T2管不再构成双稳态触发器，而靠MOS电路中的栅极电容C1、C2来存储信息的。ABT1T2T3位线I/O位线I/O字线T4VccC1C2字线1001读1读0读第五章计算机组成原理3.单管动态记忆单元电路单管动态记忆单元由一个MOS管T1和一个存储电容C构成。单管动态记忆单元是破坏性读出，即当读操作完毕，存储电容C上的电荷已被泄放完，必须采取重写（再生）的措施。T字线C位线C0字线第五章计算机组成原理半导体随机存储器和只读存储器动态RAM的刷新刷新间隔MOS型动态存储器：2ms刷新和重写（再生）的区别：时机？方式（行，单元）第五章计算机组成原理半导体随机存储器和只读存储器动态RAM的刷新刷新方式集中式分散式异步式第五章计算机组成原理刷新方式32×32=1024个记忆单元每刷新一行占用一个存取周期500ns（0.5μs）32行32列…………第五章计算机组成原理1.集中刷新方式刷新时间=存储体矩阵行数×刷新周期

优点:系统的存取速度比较高

缺点:是在集中刷新期间必须停止读/写，这一段时间称为“死区”，而且存储容量越大，死区就越长。刷新间隔（2ms）读/写操作刷新013967396839993968个周期（1984µs）32个周期（16µs）……第五章计算机组成原理2.分散刷新方式

刷新间隔（32µs）周期0周期1周期31读/写读/写读/写刷新刷新刷新…

优点：没有死区

缺点：第一是加长了系统的存取周期，降低了整机的速度；第二是刷新过于频繁第五章计算机组成原理3.异步刷新方式相邻两行的刷新间隔=最大刷新间隔时间/行数

刷新时间间隔=2ms/32=62.5μs刷新间隔（2ms）读/写读/写读/写刷新刷新刷新…62µs0.5µs62.5µs62.5µs

异步刷新方式虽然也有死区，但比集中刷新方式的死区小得多，仅为0.5μs。这样可以避免使CPU连续等待过长的时间，而且减少了刷新次数，是比较实用的一种刷新方式。第五章计算机组成原理半导体随机存储器和只读存储器动态RAM的刷新刷新控制刷新请求和访存请求同时发生时刷新对CPU是透明的刷新通常是一行一行地进行的刷新仅考虑单个芯片的存储容量第五章计算机组成原理半导体随机存储器和只读存储器RAM芯片分析RAM芯片地址线-Ai数据线-Di片选线-CE,CS读写控制线-WE,OE第五章计算机组成原理半导体随机存储器和只读存储器RAM芯片分析地址译码方式把地址线送来的地址信号翻译成对应存储单元的字选择信号单译码方式（字选法）双译码方式（重合法）第五章计算机组成原理字结构、单译码方式RAM

第五章计算机组成原理

双译码方式对应的存储芯片结构:位结构，字段结构X选择线Y选择线…………第五章计算机组成原理位结构、双译码方式RAM第五章计算机组成原理双译码方式与单译码方式相比，减少了选择线数目和驱动器数目。存储容量越大，这两种方式的差异越明显典型的RAM芯片记忆单元总数开放后是一个常数25625625625688双译码655366553616单译码驱动器数选择线数占用地址位译码方式第五章计算机组成原理半导体随机存储器和只读存储器半导体只读存储器ROM的种类掩膜式ROM（MROM）：无法改变一次可编程ROM（PROM）可擦除可编程ROM（EPROM）闪速存储器（flashmemory）第五章计算机组成原理半导体随机存储器和只读存储器RAM芯片分析ROM芯片地址线-Ai数据线-Di片选线-CE,CS编程线-PGM第五章计算机组成原理半导体随机存储器和只读存储器半导体存储器的封装DIP存储芯片内存条单列直插存储模块SIMM双列直插存储模块DIMM直插存储模块RIMM第五章计算机组成原理主存储器的连接与控制主存储器容量的扩展位扩展总容量芯片容量总片数＝

容量地址数据存储器64K×8168

存储芯片64K×1161第五章计算机组成原理64K×8

芯片组A15～A0D7～D0__CS___WE__CSA0A15D0D7___WE64K×112345678I/OI/OI/OI/OI/OI/OI/OI/O......................……地址总线数据总线..第五章计算机组成原理

当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。D0D6D7D7～D0CSA15～A0WE64K×164K×164K×1第五章计算机组成原理主存储器的连接与控制主存储器容量的扩展字扩展总容量芯片容量总片数＝

容量地址数据存储器64K×8168

存储芯片16K×8148第五章计算机组成原理16K×816K×816K×816K×8___WE__CSD7～D0A15～A0A13～A0A15～A14___WE___WE___WE___WED7～D0D7～D0D7～D0A13～A0__CS__CS__CS__CSA13～A0A13～A0译码器__Y3__Y2__Y1__Y0...。。。。。A13～A0D7～D064K×8

芯片组A15～A0D7～D0__CS___WE第五章计算机组成原理D7～D0CS0A13～A0WE16K×816K×816K×816K×82:4译码器A14A15CS1CS2CS3第五章计算机组成原理

在同一时间内四个芯片中只能有一个芯片被选中。四个芯片的地址分配如下：第一片最低地址0000H

最高地址3FFFH

第二片最低地址4000H

最高地址7FFFH

第三片最低地址8000H

最高地址BFFFH

第四片最低地址C000H

最高地址FFFFH第五章计算机组成原理主存储器的连接与控制主存储器容量的扩展字和位同时扩展总容量芯片容量总片数＝

容量地址数据存储器64K×8168

存储芯片16K×4144第五章计算机组成原理2:4译码器D7～D0A13～A0WED7～D4D3～D016K×416K×416K×416K×416K×416K×416K×416K×4CS0A14A15CS1CS2CS3第五章计算机组成原理主存储器的连接与控制存储芯片的地址分配和片选片选与字选线选法全译码法部分译码法第五章计算机组成原理1.线选法直接相连，不用译码器不允许同时有多位有效芯片A19～A15A14～A11A10～A0

地址范围

0#未用111000…007000～

11…1077FFH1#未用110100…006800～

11…106FFFH2#未用101100…005800～

11…105FFFH3#未用011100…003800～

11…103FFFH第五章计算机组成原理2.全译码法片内寻址外的全部高位地址线作为地址译码器的输入芯片A19～A13A12A11A10～A0

地址范围

0#0…00000…000000～

11…1007FFH1#0…00100…000800～

11…100FFFH2#0…01000…001000～

11…1017FFH

3#0…01100…001800～

11…101FFFH第五章计算机组成原理3.部分译码法片内寻址外的部分高位地址线作为地址译码器的输入地址重叠，基本地址0000H00000H07FFH007FFH0FFFH00FFFH17FFH017FFH1FFFH01FFFH027FFH0800H1000H1800H00800H01000H01800H02000H0123012301232K2K2K2K2K2K2K2K8K×8存储器1M×8存储空间…8K8K第五章计算机组成原理主存储器的连接与控制主存储器和CPU的连接主存和CPU之间的硬连接主存容量2k字字长n位地址总线数据总线ReadWriteMFCk位n位CPUMDRMAR第五章计算机组成原理主存储器的连接与控制主存储器和CPU的连接CPU对主存的基本操作（读）主存容量2k字字长n位地址总线数据总线ReadWriteMFCk位n位CPUMDRMARMARMDR第五章计算机组成原理主存储器的连接与控制主存储器和CPU的连接CPU对主存的基本操作（写）主存容量2k字字长n位地址总线数据总线ReadWriteMFCk位n位CPUMDRMARMARMDR第五章计算机组成原理多体交叉存储技术并行访问存储器共用一套地址寄存器和译码电路主存带宽提高n倍指令和数据连续存放访问主存的冲突大第五章计算机组成原理多体交叉存储技术交叉访问存储器第五章计算机组成原理模4交叉编址模块号地址编址序列横向编址对应二进制地址的最低两位M00，4，8，12，…，4i+0，…00M11，5，9，13，…，4i+1，…