2024PCIe接口测试规范

PCle前 范 主板system 附加卡add-in 矢量网络分析仪vectornetwork 示波器 误码分析仪errorcodetest 抖动 预设值 测试条 物理环 硬件环 软件环 测试项 概 功能测 测试方 功能测 PClePCIe接口测试条件、测试项目和测试方法。PCIe接口。GB/T5271.1−2000信息技术词汇第1部分：基本术语GB4943.1−20111部分：通用要求GB/T9813.3−2017计算机通用规范第3部分：服务器GB/T20438.1−20171GB/T9414.5−20185GB/T36441−2018PCIExpressArchitecturePHYTestSpecificationRevision5.0PCIExpressCardElectromechanicalSpecificationRevision5.0PCIExpressBaseSpecificationRevision5.0GB/T5271.1​主板system​​​示波器error×odetest抖动预设值 (PeripheralComponentInterconnect 非易失性内存主机控制器接口标准(NonVolatileMemoryHostControllerInterfaceSpecification) 一致性负荷板(ComplianceLoadBoard) (ComplianceBase 矢量网络分析仪(VectorNetworkAnalyzer) 印刷电路板(PrintedCircuitBoard) 时域反射仪(TimeDomainReflectometer) 眼图高度(EyeHeight) 眼图宽度(Eye 发送 接收 操作系统(Operating相对湿度：25%~PCIePCIePCB、线缆、连接器链路上传输时任何阻抗突变都会引起信号的PCIe对特定数据传输率的容限范围内。1。1PCle阻抗PCIePCIePCIePCIePCIePCIe信号在传输链路中的损耗会导致其强度衰减，使得信号质量降低甚至出现失真，因此要求PCIe2。2PCleComplexICEndpointPCIePCIePCIe注：主板损耗包括处理器封装损耗、信号走线损耗及连接器损耗等；PCIe1.0/2.03。3PCle6Tj注：Tj表示总抖动（Total4PCleEHEHEWPCIePCIePCIePCIePCIePCIePCIe-3.5dB:PCIePCIePCIerpreset前冲注：preset101166周期9.846ns~上升边沿速率（RiseEdgeRate0.6V/ns~下升边沿速率（FallEdgeRate0.6V/ns~差分输入高电平值（DifferentialInputHigh≥差分输入低电平值（DifferentialInputLow-占空比（Duty40%~交叉点电压值（VcrossAbsoluteCrossingPoint250mV~交叉点电压值变化量（Vcrossdelta,VariationofVcrossOverallAllRisingClockEdges）≥-1000mV~相邻周期抖动（Cycle-Cycle单端电压最大值（Vmax,AbsoluteMaxInput单端电压最小值（Vmin,AbsoluteMinInput-77PCIe86pspeaktoPCIeRMSPCIeRMSPCIeRMSPCIeRMS注：RMS23388PCIe1.5~PCIe8.0~PCIe0.5~4.0or2.0~PCIe0.5~4.0or2.0~PCIe0.5~VNAVNAVNAVNA的VNATxRxTxRxTDR1注：测试设备带宽要求：PCIe1.06GHz，PCIe2.0/3.012GHz，PCIe4.025GHz，PCIe5.033GHzVNAVNA7.1.12。注：测试设备带宽要求：PCIe1.06GHz，PCIe2.0/3.012GHz，PCIe4.025GHz，PCIe5.033GHzPCIe4CLBPCIeCLBTxTx5CLBPCIeCLBTxREFCLKTx2106个单位数据。CLBPCIeCLB的Rx1Preset5在步骤dPreset1到Preset9d‒i16GT/s32GT/sTxTxPCIeLaneMarginToolOSPCIeLane0LaneMargineTxdf7.2.1.rRx3CLBPCIeCLBRxTx9。9PCIePCIePCIe注：PCIe1.0/2.07.2.1.6CLBCLBPCIe67中参数要求。5GHz。7.2.1.1CBB7.2.1.27.2.1.3节中主板发送端动态均衡响应测试。CBB。7.2.1.4Tx7.2.2.r7.2.1.5节中主板接收端误码率测试。CBB。CBBTxTxCBBCBBCBBCBB025MHz的相位抖动，调制基准时钟进行校准使其相位抖动允许范围（10）；-3dBCBB切换触发开关，切换到所需测试的数据速率和所需的发送端均衡。注：-3dB点时的时钟相抖动频率即为锁相环路带宽。10PCIe40+0/-PCIe20+0/-PCIe13+0