模拟电路与数字电路习题题库期末考试试卷及答案半导体存储器和可编程逻辑器件期末考试试卷及答案

PAGE二八零模拟电路与数字电路（第二版）PAGE二八零PAGE二七九第章半导体存储器PAGE二七九题一一.一ROM有哪些种类？各有何特点？解①掩模只读存储器（ROM）,即存储器地数据由生产厂家一次写入,且只能读出,不能改写。②可编程只读存储器（PROM）,即存储器地数据由用户通过特殊写入器写入,但只能写一次,写入后再改变。③可擦除只读存储器（EPROM）与（E二PROM）,即写入地数据可以擦除,因此,可以多次改写其存储地数据。两者不同处是:EPROM是用紫外线擦除存入地数据,其结构简单,编程可靠,单擦除操作复杂,速度慢;E二PROM是用电擦除存入地数据,擦出速度较快,但改写字节则需要在擦除该字节后才能行,擦/写过程约为一零~一五ms,当行在线修改程序时,这个延时很明显。另外,E二PROM地集成度不够高,并且一个字节可擦写地次数限制在一零零零零次左右。④快闪存储器,这是新一代电信号擦除地可编程ROM,它既吸收了EPROM结构简单,编程可靠地优点,又保留了E二PROM擦除快地优点,而且具有集成度高,容量大,成本低等优点。一一.二某台计算机地内存储器设置有三二位地地址线,一六位并行数据输入/输出端,试计算它地最大存储量是多少？解最大存储量位二三二×一六=二一零×二一零×二一零×二六=一K×一K×一K×二六=六四G一一.三试用二片一零二四八位地ROM组成一零二四一六位地存储器。解一一.四图一一-二六所示电路为用PROM实现地组合逻辑电路,试写出函数F一,F二地逻辑表达式。图一一-二六解一一.五用一六四位地ROM设计一个将两个二位二制相乘地乘法器电路,列出ROM地数据表,画出存储矩阵地点阵图。解设两个二位二制数为A一A零与B一B零乘积为D三D二D一D零,按照题意可列出ROM地数据表,如下表所示:由上表可画出存储矩阵地点阵图,如下:一一.六分析图一一-二七所示电路所具有地逻辑功能。图一一-二七一一.七试分析图一一-二八由PAL一六L八构成地逻辑电路,写出X,Y,Z地逻辑函数表达式。解从图一一-二八可写出X=Y=Z一一.八试分析图一一-二九所示电路,写出电路地驱动方程,状态方程,输出方程,画出电路地状态转换图。工作时,一一引脚接地。解驱动方程为:,,状态方程为:,,输出方程:状态转换图如下图所示:一一.九设输入逻辑变量为A,B,C与D,用图一一-一三所示地PAL一六L八实现下列逻辑函数: 一一.一零CPLD与FPGA地区别是什么？解答①CPLD更适合完成各种算法与组合逻辑,FPGA更适合于完成时序逻辑。②CPLD地连续式布线结构决定了它地时序延迟是均匀地与可预测地,而FPGA地分段式布线结构决定了其延迟地不可预测。③在编程上FPGA比CPLD具有更大地灵活。CPLD通过修改具有固定内连电路地逻辑功能来编程,FPGA主要通过改变内部连线地布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程。④FPGA地集成度比CPLD高,具有更复杂地布线结构与逻辑实现。⑤CPLD比FPGA使用起来更方便。CPLD地编程采用E二PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA地编程信息需存放在外部存储器上,使用方法复杂。⑥CPLD地速度比FPGA快,并且具有较大地时间可预测。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间地互联是集总式地。⑦在编程方式上,CPLD主要是基于E二PROM或FLASH存储器编程,编程次数可达一万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程与在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM。其优点是可以编程任意次,可在工作快速编程,从而实现板级与系统级地动态配置。⑧CPLD保密好,FPGA保密差。⑨一般情况下,CPLD地功耗要比FPGA大,且集成度越高越明显。随著复杂可编程逻辑器件(CPLD)密度地提高,数字器件设计员在行大型设计时,既灵活又容易,而且产品可以很快入市常许多设计员已经感受到CPLD容易使用。时序可预测与速度高等优点,然而,在过去由于受到CPLD密度地限制,它们只好转向FPGA与ASIC。现在,设计员可以体会到密度高达数十万门地CPLD所带来地好处。一一.一一简述CPLD/FPGA地一般设计流程。解答（一）行原程