数字电子技术全书课件整本书电子教案

数字电子技术

第1章

数字电路逻辑控制表示

知识目标•

掌握数字逻辑基本知识；•

熟悉数字电子技术的有关基本概念、术语；•

掌握数字电路的描述方式（真值表、表达式、逻辑图、卡诺图和时序图）；•

了解逻辑代数基本定律；•

掌握卡诺图的化简方法。

技能目标•

会进行不同数制（十进制、二进制、八进制和十六进制）之间的互换；•

知道BCD码的格式和使用；•

会用数字电路的描述方式对数字电路的逻辑控制进行表示；•

能够运用逻辑代数基本定律和运算规则化简组合逻辑函数；•

能够运用卡诺图化简组合逻辑函数。

任务分析

有一名主裁判和两名副裁判对运动员的动作是否正确进行裁决。当主裁判和至少一个副裁判认为动作正确（开关闭合）时，才能确定运动员动作正确，点亮发光二极管。任务裁判器判决电路

任务设计

根据任务要求，设A代表主裁判，B、C代表两名副裁判，A（B、C）=1表示裁判认为动作正确，A（B、C）=0表示裁判认为动作不正确；二极管VD表示运动员动作正确与否，VD=1（灯亮）表示动作正确，VD=0（灯灭）表示动作不正确。由此可列出符合设计要求的真值表和画出电路设计图。

ABC

VD00000010010001101000101111011111

真值表

任务实现

每个裁判的意见通过３个开关S1、S2、S3的位置来表示。其中S1为主裁判的控制开关，S2、S3分别为两个副裁判的控制开关。

1.1数字电路基础1.1.1概述

模拟电路是传递、处理模拟信号的电子电路

数字电路是传递、处理数字信号的电子电路数字信号时间上和幅度上都不连续变化的信号

模拟信号时间上和幅度上都连续变化的信号数字电路中典型信号波形1.模拟信号和数字信号数字电路中只有两种状态，如真与假、开与关、高与低、有与无等，这两种状态可分别用0和1来表示。双极型数字集成电路单极型数字集成电路根据半导体的导电类型不同分为以双极型晶体管作为基本器件以单极型晶体管作为基本器件例如

CMOS、NMOS等例如

TTL、ECL2.数字电路现代数字电路一般为集成电路。集成电路是将晶体管、电容、电阻等元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。便于高度集成化工作可靠性高、抗干扰能力强数字信息便于保存集成电路成本低、通用性强保密性好3.数字电路的优点不同进制间的转换十进制数二进制数、八进制数和十六进制数1.1.2.数制和二进制码

1.数制数制是计数的方法

十进制

(xxx)10或(xxx)D

例如(246.134)10

或(246.134)D

数码：0、1、2、3、4、5、6、7、8、92×101

4×100

1×10-1

3×10-2权权权

权数码所处位置不同时，所代表的数值不同

(24.13)10

进位规律：逢十进一，借一当十10i

称十进制的权

10称为基数

0~9

十个数码称系数数码与权的乘积，称为加权系数十进制数可表示为各位加权系数之和，称为按权展开式

(246.134)10

=2×102+4×101

+6×100

+1×10-1+3×10-2

+4×10-3数制的概念

例如0+1=11+1=1011+1=10010–1=1

2.不同进制的互换

(xxx)2或

(xxx)B

例如

(1001.01)2或

(1001.01)B

数码：0、1进位规律：逢二进一，借一当二权：2i

基数：2

系数：0、1按权展开式表示

(1001.01)2=1×23+0×22

+0×21+1×20+0×2-1

+1×2-2

将按权展开式按照十进制规律相加，即得对应十进制数。=8+0+0+1+0+0.25

(1001.01)2=(9.25)10

=9.25(1001.01)2=1×23+0×22+0×21

+1×20

+0×2-1

+1×2-2

二进制

八进制

十六进制

进制数的表示计数规律

基数

权

数码八进制

(Octal)

(xxx)8或(xxx)O逢八进一,借一当八

8

0~7

8i

十六进制(Hexadecimal)

(xxx)16

或(xxx)H

逢十六进一，借一当十六

160

~

9、A、B、C、D、E、F

16i例如

(425.25)8=4×82+2×81+5×80+2×8-1+5×8-2=256+16+5+0.25+0.078125=(277.328125)10

例如(3C1.C4)16=3×162+12×161+1×160+12×16-1+4×16-2=768+192+1+0.75+0.015625=(961.765625)10

二、不同数制间的关系与转换

十进制、二进制、八进制、十六进制对照表不同数制之间有关系吗？77011176601106550101544010043300113220010211000110000000十六八二

十F17111115E16111014D15110113C14110012B13101111A121010109111001981010008十六八二

十［例］将十六进制数(12AF.B4)16转换成十进制数

(12AF.B4)16=1×163

+2×162+10×161

+15×160+11×16-1

+4×16-2=16+8+0+2+0+0.25+0.125=(26.375)10

十进制转换为R进制

整数部分的转换整数部分：除R取余法①将给定的十进制整数除以R，余数作为R进制数小数点前的最低位。②把前一步的商再除以R，余数作为次低位。③重复步骤②，记下余数，直至商为0，最后的余数即为R进制的最高位。十进制二进制[例4]（47）10＝（？）24721232111251221210201最高位MSB最低位LSB（47）10＝（101111）2(26)10=(11010)2

一直除到商为0为止

读数顺序［例］将十进制数(26)10转换成二进制

商

01361326余数11010÷2［例］将十进制数(26)10转换成八进制数

商

0326余数32÷8(26)10=(32)8

基数R为2K的各进制之间的转换

每位八进制数用三位二进制数代替，再按原顺序排列。八进制→二进制

二进制→八进制

从小数点开始，整数部分向左(小数部分向右)三位一组，最后不足三位的加0，补足三位，再按顺序写出各组对应的八进制数。

一位八进制数对应三位二进制数，因此二进制数三位为一组。

一位十六进制数对应四位二进制数，因此二进制数四位为一组。十六进制→二进制:

每位十六进制数用四位二进制数代替，再按原顺序排列。二进制→十六进制

:

从小数点开始，整数部分向左(小数部分向右)四位一组，最后不足四位的加0，补足四位，再按顺序写出各组对应的十六进制数。(10100110.1110101)2=(246.724)8

补0（1）(10100110.1110101)2=(?)8

10100110.1110101

000

246724补010100110111010［例8］将下列二进制数分别

转换成八进制数或十六进制数(10010100111.11001)2=(4A7.C8)16

（2）(10010100111.11001)2=(?)16

10010100111.1100104A7C8000

补01001010011111001补01［例］将下列数

转换成二进制数

(537.361)8=(101011111.011110001)2

=(101011111.011110001)2(4B5D.97D)16=(0100101101011101.100101111101）2=(100101101011101.100101111101)2

3.二进制码

用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。这一定位数的二进制数就称为代码。

若所需编码的信息有N

项，则需用的二进制数码的位数n应满足2n≥N。二－十进制码（BCD码）：

用4位二进制数b3b2b1b0来表示十进制数中的0~9十个数码。简称BCD码。

BCD码有多种编码方式。各种代码对应表ASCII码：

美国信息交换标准代码。它采用7位二进制编码，用来表示27（即128）个字符。1.2逻辑代数基础1.2.1基本逻辑函数与运算1.2.1基本逻辑函数与运算

数字电路的结构是以二值数字逻辑为基础的，其中的工作信号是离散的数字信号，用“0”和“1”来表示。在分析和设计数字电路时，所使用的数学工具是逻辑代数（又称“布尔代数”)。１.与运算

图所示是一个与逻辑实际电路，图中有两个开关，只有当开关全部闭合时，灯才亮。

当决定某一事件（如灯亮）的条件（如开关闭合）全部具备时，这一事件才会发生。我们把这种因果关系称之为与逻辑关系。与逻辑设A(B)=1闭合0断开Z=1灯亮0灯灭真值表输入输出ABZ000100010111Z=A·B与运算表达式ABZ&与门逻辑符号

图所示是一个或逻辑实际电路，图中有两个开关，只要开关有一个闭合，或者两个都闭合，灯就会亮2.或运算

在决定某一事件（如灯亮）的条件（如开关闭合）中，有一个或几个条件具备时，这一事件就会发生。我们把这种因果关系称之为或逻辑关系。或逻辑或逻辑真值表000101101111ABZZ=A+B或逻辑运算表达式或门逻辑符号图所示是一个非逻辑实际电路，当开关闭合时，灯灭，反之，当开关断开时，灯亮。3.非运算

事件（如灯亮）发生的条件（如开关闭合）具备时，事件（如灯亮）不会发生，反之，事件发生的条件不具备时，事件发生。这种因果关系称之为非逻辑关系。非逻辑真值表输入输出AZ1001非逻辑表达式非门逻辑符号

含有两种或两种以上逻辑运算的逻辑函数称为复合逻辑函数,它们可以用与、或、非的组合来实现。逻辑运算的优先级从低到高依次为：小括号、非、或、与。4.复合逻辑运算常用复合逻辑运算

与非逻辑(NAND)先与后非若有

0出

1，若全

1

出

0100011YA

B101110011或非逻辑(NOR)先或后非若有

1出

0，若全

0

出

1100YA

B001010与或非逻辑(AND–OR–INVERT)先与后或再非异或逻辑(Exclusive–OR)若相异出1若相同出0同或逻辑(Exclusive-NOR，即异或非)若相同出

1若相异出

0000011YAB101110100111YAB001010注意：异或和同或互为反函数，即常用复合逻辑运算的逻辑符号

与非逻辑或非逻辑与或非逻辑

异或逻辑

同或逻辑1.2.2逻辑函数及其表示法１.逻辑函数的建立例如图是一个控制楼梯照明灯的电路，两个单刀双掷开关A和B分别安装在楼上和楼下。上楼之前，在楼下开灯，上楼后关灯；反之下楼之前，在楼上开灯，下楼后关灯。试建立其逻辑关系，写出逻辑表达式。解：设Y表示灯的状态，Y=1

表示灯亮，Y=0

表示灯不亮。A、B分别表示开关A和开关B的位置，A（B）=1表示开关向上，A（B）=0表示开关向下，则可列出输出Y和输入A、B的真值表如下表所示。

A

BL001010100111真值表

逻辑表达式：

2.逻辑函数的表示方法1.真值表

2.逻辑函数式3.逻辑图

1.3.1逻辑代数的基本定律1.3逻辑代数的基本定律和规则1.逻辑代数的公理

与运算或运算非运算交换律

A+B=B+AA·B=B·A结合律

(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律

A(B+C)=AB+AC

A+BC=(A+B)(A+C)

普通代数没有！2.逻辑代数的基本定律吸收律A+AB=A

A+AB=A(1+B)=A冗余律扩展：0011111011011100A+BA·BA

B0011001000011100A·BA+BA

B推广公式：摩根定律(又称反演律)

1.

代入规则

从而摩根定理得到扩展

将逻辑等式两边的某一变量均用同一个逻辑函数替代，等式仍然成立。摩根定理的两变量形式为

B均用BC代替1.3.1逻辑代数的基本规则变换时注意：①保持变换前的运算优先顺序不变，必要时加括号表明运算的先后顺序。②不属于单个变量上的反号应保留不变。2.反演规则

对任一个逻辑函数式Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到原逻辑函数的反函数。【例】

求下列函数的反函数3.对偶规则

对任一个逻辑函数式Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，则得到原逻辑函数式的对偶式Y

。

对偶规则：两个函数式相等，则它们的对偶式也相等。

【例】

求下列函数的对偶函数主要要求：

1.4逻辑函数化简了解逻辑函数的卡诺图化简法。理解最简与-或式的标准。

了解逻辑函数的公式化简法。

逻辑式有多种形式，采用何种形式视需要而定。各种形式间可以相互变换。逻辑函数式的几种常见形式

【例如】

与或表达式

或与表达式

与非-与非表达式

或非-或非表达式

与或非表达式1.逻辑函数的变换

最简与或表达式的标准:

2.

逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。乘积项最少、并且每个乘积项中的变量也最少最简与或表达式用与门个数最少与门的输入端数最少

运用逻辑代数的基本定律和公式对逻辑式进行化简。并项法

运用，将两项合并为一项，并消去一个变量。3.逻辑函数的公式化简法

吸收法利用A+AB

=A

，消去多余项。利用，消去多余项。配项法利用

，为某一项配上所缺的变量，以便用其它方法进行化简。利用A+A=A，为某项配上其所能合并的项。消去冗余项法

利用，将冗余项BC消去。(1)最小项三变量函数的所有最小项真值表变量全部最小项ABC00000101001110010111011110000000010000000010000000010000000010000000010000000011000000004.逻辑函数的卡诺图化简法

逻辑函数的最小项

如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，又叫最小项。

根据最小项的定义，一个变量A可以组成2个最小项:；两个变量A、B可组成4个最小项：；三个变量A、B、C可组成8个最小项:

一般地，n个变量可组成2n个最小项。

为了叙述和书写方便，通常用符号来表示最小项。其中下标i是这样确定的：把最小项中的原变量记为1，反变量记为0，当变量顺序确定的后，可以按顺序排列成一个二进制数，与这个二进制数相对应的十进制数，就是这个最小项的下标i。如：

按照这个原则，三变量的8个最小项可分别表示为：

如果一个逻辑函数的某两个最小项只有一个变量不同，其余变量均相同，则称这样的两个最小项为相邻最小项。如：两个相邻最小项可以合并成一项并消去一个变量如：

每个逻辑函数都可以化成最小项之和的形式，这种表达形式称为函数的最小项表达式。逻辑函数的真值表和最小项表达式都是唯一的，由真值表可以很容易地写出函数的最小项表达式。(2)最小项表达式Y的真值表如表所示。逻辑函数的真值表和最小项表达式都是唯一的，且是一一对应的，所以由真值表也可以很容易地写出函数的最小项表达式。写出逻辑函数的最小项表达式。用最小项编号来代表最小项，Y的最小项表达式可以写为：ABCY最小项0000m00011m10101m20111m31000m41011m51100m61110m7(3)卡诺图

将逻辑函数真值表中的最小项排列成矩阵形式，并且使矩阵的横方向和纵方向的逻辑变量的取值按格雷码的顺序排列，这样构成的图形就是卡诺图。

以格雷码排列以保证相邻性二变量卡诺图AB0101三变量卡诺图ABC0100011011四变量卡诺图ABCD0001111000011110特点：变量取值次序：循环码位置上反映：逻辑相邻性卡诺图的特点是：任意两个相邻的最小项在图中几何位置和对称位置上都是相邻的，即卡诺图中最左列的最小项与最右列的相应最小项也是相邻的，最上面一行的最小项与最下面一行的相应最小项也是相邻的。如何写出卡诺图方格对应的最小项？

已知最小项如何找相应小方格？例如

原变量取1，反变量取0。1001

？ABCD0001111000011110

逻辑函数在卡诺图上的表示1.

如果已知某逻辑函数的真值表或者最小项表达式，那么只要在卡诺图上将该逻辑函数对应的最小项相对应的方格内填入1，其余的方格内填入0，即得到该函数的卡诺图。用卡诺图表示下表所示的逻辑函数。

ABC

Y000001010011100101110111

100

1

10

10

1

1

1

1在卡诺图中对应于ABC取值分别为000、011、100和111的方格内填入1，其余填入0，即得到如图所示的卡诺图。m0m3m4m6用卡诺图表示逻辑函数：Y（A，B，C，D）=∑m（1，3，4，6，7，11，14，15）在与最小项m1、m3、m4、m6、m7、m11、m14、m15相对应的方格内填入1，其余填入0，即得该函数的卡诺图2.如果已知逻辑函数的一般逻辑表达式，可先将该函数变换为与或表达式（不必变换为最小项之和的形式），然后找出函数的每一个乘积项所包含的最小项（该乘积项就是这些最小项的公因子），再在与这些最小项对应的方格内填入1，其余填入0，即得到该函数的卡诺图。用卡诺图表示逻辑函数：

其中

同理

11

对应最小项为同时满足B

=0,D

=1的方格。111

对应最小项为同时满足A=0，

C=0的方格。(4)卡诺图化简例：画出函数的卡诺图。解:

Z为三变量函数，所以先画出三变量卡诺图的一般形式，然后在该图中对应于最小项编号为1，3，6，7的位置填入1，在其余位置填0或空着，即可得到函数Z的卡诺图，如下图所示。ABC01000111101111

1.卡诺图上任何2个相邻最小项，可以合并为一项并消去1个变量。

2.卡诺图上任何4个相邻最小项，可以合并为一项，并消去2个变量。

3.卡诺图上任何2n个相邻最小项，可以合并为一项，并消去n个变量。卡诺图化简规则用卡诺图化简逻辑函数Y（A,B,C,D）=∑m（3,5,7,8,11,12,13,15）（1）画出Y的卡诺图，如右图所示。（2）画卡诺圈合并最小项，得出最简与或表达式为BDCD用卡诺图化简逻辑函数

（1）由表达式画出Y的卡诺图，如右图所示。（2）画卡诺圈合并最小项，得出最简与或表达式为BCBDAD例如：判断一位十进制数是否为偶数。约束项：函数不会出现的变量取值所对应的最小项称为约束项，也叫做任意项或无关项。不会出现不会出现不会出现不会出现不会出现不会出现

说明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD

具有约束项的逻辑函数的化简：

在真值表和卡诺图中，约束项所对应的函数值往往用符号“×”或“Φ”表示。

或∑d（0，2，6，7）=0

如一个逻辑函数的约束项是:

则可以写成下列等式（称为约束条件）：

利用约束项化简逻辑函数

对于含有约束项的逻辑函数的化简，如果某约束项对函数化简有利，则把它看作“1”，反之，则把它看作“0”。（1）根据最小项表达式，画出卡诺图，如图所示。（2）画卡诺圈，从图可看出，有两个约束项被看作了“1”，参与了逻辑函数的化简。由此可得出到函数的最简与或表达式。用卡诺图化简下列逻辑函数Y（A,B,C,D）=∑m（0,1,7,8,13,15）+∑d（2,5,9,10）∑d（2，5，9，10）=0（约束条件）最小项约束项第2章逻辑门电路知识目标

•

了解TTL与非门、OC门、三态门、CMOS反相器、传输门的逻辑功能；•

掌握TTL电路的电压传输特性和输入端负载特性；•

理解逻辑门集成电路器件电性能参数的含义。

技能目标•

能够识别各种逻辑门符号，并能根据输入条件确定输出，列出相应真值表；•

能够根据逻辑门符号，确定其使能端和禁止端；•

会绘制集成电路芯片的外部连接以实现其对应的逻辑功能；•

会绘制逻辑门的时序图；•

能够利用仪器测试集成电路芯片的功能，并对集成芯片所在电路进行故障诊断和排除。任务身高范围检测电路

任务分析

要求该检测电路可以在人流比较大的地方（如车站、影院等处）快速判别进入者身高，以确定其购全票、半票还是免票的资格。根据任务要求，该检测电路应包含光电检测器、身高范围判别电路和声光指示电路三个部分。

任务实现

2.1.1分立元件门电路2.1.基本逻辑门电路1.二极管与门Y=AB2.二极管或门Y=A+B3.三极管非门①uA＝0V时，三极管截止，iB＝0，iC＝0，输出电压uY＝VCC＝5V②uA＝5V时，三极管导通。基极电流为：iB＞IBS，三极管工作在饱和状态。输出电压uY＝UCES＝0.3V。三极管临界饱和时的基极电流为：１．与非门２．或非门2.1.2复合逻辑门电路全1输出0全0输出1３．异或门Ｙ＝ＡＢ＋ＡＢ相异输出12.2集成逻辑门电路(a)1/47400内电路（与非门）(b)VT１的等效电路1.

TTL与非门2.2.1TTL集成逻辑门TTL与非门的逻辑功能第一段：00×11第二段：1100×××√√√√

AB

Z

00

1

01

1

10

1

11

0

TTL与非门的电压传输特性是指其输出电压uO与输入电压uI的关系特性。UOFF

UONuI/V320114AB2EDC3uO/VUOL

UNHUNL

UOHUTH截止区线性区转折区饱和区关门电平阈值电平开门电平TTL与非门的电压传输特性(1)IIH

(max)

：输入高电平时的输入电流的最大值，40µA。(2)IIL

(max)

：输入低电平时的输入电流的最大值，-1.6mA。(3)UIH

(min)

：输入高电平的下限值，即开门电平UON，2.0V。(4)UIL(max)

：输入低电平的上限值，即关门电平UOFF

，0.8V。(5)UOH

(min)

：输出高电平的下限值，2.4V。(7)IOH

(max)

：高电平输出电流（拉电流）的上限值，0.4mA。(8)IOL

(max)

：低电平输出电流（灌电流）的上限值，-16mA。(6)UOL

(max)

：输出低电平的上限值，0.4V。(9)VCC：电源电压，（5±5%）V。TTL与非门的主要参数(以CT7400为例)(10)ICCH

，ICCL：输出高、低电平时，电源供给的电流，给出最大值。(11)NO

：扇出系数，指带同类门负载的个数，10。(12)tpd：平均传输时间，10ns.(13)fcp

：工作速度，25MHz。(14)UTH

：阈值电压，与非门的开关状态改变时，对应输入端的门槛电压，1.4V。(15)RON

：开门电阻，与非门由关态变为开态时，其输入端所接的电阻，典型值２ＫΩ。

(16)

ＲOFF：关门电阻，与非门由开态变为关态时，其输入端所接的电阻，典型值０.９ＫΩ。

(17)UNH：输入高电平时的噪声容限.(18)UNL

：输入低电平时的噪声容限。噪声容限

噪声容限表示门电路的抗干扰能力。高电平噪声容限UNH=UOH-UIH

，低电平噪声容限UNL=UIL-UOL

。扇出系数平均传输延迟时间输入波形50%输出波形50%tpd1tpd2TTL与非门的输入端所接电阻RI之值和由此产生的输入电压uI的关系称为输入端的负载特性。&RI“1”-+uIuO

当TTL与非门的输入端串接的电阻RI≥RON时，相当于接入了高电平；而RI≤ROFF时，相当于接入了低电平。TTL与非门输入端的负载特性2.TTL集电极开路门和三态门(a)(b)集电极开路“与非”门电路及其图形符号1.电路及符号

集电极开路与非门外接开路

在实际使用中，普通TTL与非门的输出端不允许直接相连线与逻辑图

应用

线与逻辑图线与三态门(TSL)的电路图和逻辑符号

三态输出门(TSL)1.电路及符号0Y=AB1Y=Z(高阻）●●用三态门构成总线结构实现多路信号分时传输

应用分时传输信号100A1B1××(1)

电源电压（VCC）应满足在标准值5V+10%的范围内。

(2)TTL电路的输出端所接负载，不能超过规定的扇出系数。(3)

注意TTL门多余输入端的处理方法。

TTL集成门电路使用注意事项与非门多余输入端的三种处理方法或非门多余输入端的三种处理方法CMOS非门（1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD＝10V。（2）uA＝10V时，TN导通，TP截止。输出电压uY＝0V。2.2.2CMOS集成逻辑门电路CMOS其他门电路1.CMOS与非门2.CMOS或非门

3.CMOS传输门(TG)①C＝0、，即C端为低电平（0V）、端为高电平（＋VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。②C＝1、，即C端为高电平（＋VDD）、端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。1、避免静电损失

存放CMOS电路不能用塑料袋，要用金属将管脚短接起来或用金属盒屏蔽。工作台应该用金属材料覆盖并应良好接地。焊接时，电烙铁壳应接地。2、多余输入端的处理方法CMOS电路的输入阻抗高，易受外界干扰的影响，所以CMOS电路的多余输入端不允许悬空。多余输入端应根据逻辑要求接电源VDD(与非门、与门），或者接地（或非门、或门），再或与其他输入端连接。CMOS集成电路使用注意事项

（1）TTL电路驱动CMOS电路CMOS与TTL门电路的连接（2）CMOS电路驱动TTL电路（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。TTL和CMOS逻辑门的使用及注意事项阶段小结

利用二极管和三极管可构成简单的逻辑与门、或门和非门电路。目前普遍使用的数字集成电路基本上有两大类，一类是双极型数字集成电路，如TTL集成电路，另一类是MOS数字集成电路。CMOS逻辑门电路与TTL门电路相比，其优点是功耗低，噪声容限大，开关速度与TTL门电路相当。在TTL逻辑门电路中，为了实现线与的逻辑功能，可采用集电极开路门和三态门。第3章组合逻辑电路知识目标•

掌握组合逻辑电路的特点•

掌握常用组合逻辑器件（编码器、译码器、数据选择器/数据分配器、数值比较器、加法器）的概念和特点

技能目标•

会对组合逻辑电路进行分析，判断其逻辑功能；

•

能够对组合逻辑电路进行设计，画出其逻辑电路图；

•

能根据集成芯片的功能表或时序图获悉芯片的功能、使用和引脚的接法；

•

能够对组合逻辑电路进行检测。

任务分析

任务晶体三极管β值分选电路

用电压比较器和译码器构成晶体三极管β值四档分选电路，β值分选范围为：<100、100～200、200～300以及>300。

三档分选可利用窗口比较器来实现；而N档分选，除了采用N-1个比较器外，还需要用译码器将比较结果转换成字段的显示组合，用数码管将分选结果显示出来。

任务设计

任务实现

组合电路在某一时刻的稳定输出,仅仅取决于该时刻各个输入信号的取值组合，而与电路的原态无关。3.1组合逻辑电路的分析与设计3.1.1概述

组合电路的特点

电路不含记忆单元。输入到输出之间没有反馈回路。组合电路在结构上是由各门电路组成的，常用的中规模集成组合电路一般设有扩展端和使能端。组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。

组合逻辑电路的分析就是根据给定的逻辑电路图，通过分析得到其逻辑功能。

分析步骤

写逻辑式列真值表分析并描述逻辑功能

已知逻辑图化简逻辑函数

3.1.2组合逻辑电路的分析

例题说明例：分析下图所示逻辑电路的逻辑功能。（1）写出逻辑式：（2）化简逻辑函数（3）列出逻辑真值表同或逻辑（4）分析得出逻辑功能AB001010100111☉AB=1F

组合逻辑电路的设计就是根据给出的实际逻辑问题求出实现这一关系的逻辑电路。

设计步骤写出逻辑式并化简画逻辑图

已知逻辑要求列真值表逻辑抽象验证是否会产生竞争冒险,如有,则修正3.1.3组合逻辑电路的设计

[例]有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生，设计两个教室是否开灯的逻辑控制电路，要求如下：解：(1)分析设计要求，列出真值表

确定输入、输出变量的个数，根据题目要求，设输入变量为A、B、C分别表示三个班学生是否上自习，1表示上自习，0表示不上；输出变量L和S分别表示大教室、小教室的灯是否亮，1表示亮，0表示不亮。

列出真值表如右表所示。(1)一个班学生上自习，开小教室的灯；(2)两个班上自习，开大教室的灯；(3)三个班上自习，两个教室都开灯。ABCLS000001010011100101110111000101

1001

10

10

11(2)利用卡诺图化简L和S，得最简表达式(3)画逻辑图

竞争和冒险

组合电路中，若某个变量通过两条以上途径到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就有先有后，这种现象称为竞争。

由于竞争，就有可能使真值表描述的逻辑关系受到短暂的破坏，在输出端产生错误结果，这种现象称为冒险。3.1.4组合逻辑电路的竞争与冒险1)竞争冒险现象及其产生原因产生竞争冒险的原因

在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号

冒险的分类

当逻辑函数中有形式出现，就会产生低电平窄脉冲，这种冒险称为“0”型冒险。

当逻辑函数中有形式出现，就会产生高电平窄脉冲，这种冒险称为“1”型冒险。判断冒险的方法

1.

代数法

2.

卡诺图法

卡诺图中的卡诺圈相切则有竞争冒险，当卡诺圈相交或相离时均无竞争冒险产生。2)竞争冒险的消除

如果逻辑函数在一定条件下可以简化成或这两种形式时，则该组合逻辑电路存在冒险现象。例1:

判断下列逻辑函数式是否存在冒险现象。解：

逻辑函数式中C有原变量和反变量，改变A、B的取值判断是否出现冒险。当A=0，B=0时，Y=0，没有冒险；当A=1，B=1时，有“0”冒险。因此，会出现“0”型冒险。代数法当A=1，B=0时，Y=C，没有冒险；当A=0，B=1时，Y=C，没有冒险；例2:

判断下列逻辑函数式是否存在冒险现象。解：因此，会出现“0”型冒险。卡诺图法画出相应的卡诺图两个圈相切

因为窄脉冲一般是几十纳秒，所以在输出端与地之间接入一个几百皮法的电容，就可把窄脉冲吸收掉。2.修改逻辑设计1.接滤波电容

消除竞争冒险的方法

即增加冗余项

反映在卡诺图中，就是将原来相切的两个卡诺圈再用一个卡诺圈链起来将上例中的逻辑函数增加冗余项AB，变换为那么，当A=1，B=1时，Y会始终为1，不会因C的变化引起冒险。

例：判断下式是否存在竞争冒险，若有，则消除之。有圈相切，则有竞争冒险增加冗余项，消除竞争冒险编码

将具有特定含义的信息编成相应二进制代码的过程。

实现编码功能的电路编码器(即Encoder)

被编信号

二进制代码

编码器

3.2编码器编码器

二进制编码器

二-十进制编码器

一般编码器

优先编码器

优先编码器

一般编码器

（1）二进制编码器3位二进制编码器输入8个互斥的信号输出3位二进制代码功能表

用n位二进制数码对2n个输入信号进行编码的电路。输入为4个信号，输出为两个代码，则称为4线-2线编码器；此外还有8线-3线编码器、16线-4线编码器等。

逻辑表达式逻辑图（2）二—十进制编码器8421BCD码编码器输入10个互斥的数码输出4位二进制代码功能表

将0～9十个十进制数转换为二进制代码的电路，称为二—十进制编码器。最常见的二—十进制编码器是8421码编码器。

逻辑表达式逻辑图

为何要使用优先编码器？

一般编码器输入信号之间是互相排斥的，在任何时刻只允许一个输入端请求编码，否则输出发生混乱。

优先编码器则允许多个输入信号同时要求编码。优先编码器的输入信号有不同的优先级别，多于一个信号同时要求编码时，只对其中优先级别最高的信号进行编码。因此，在编码时必须根据轻重缓急，规定好输入信号的优先级别。

允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。（3）优先编码器8线-3线优先编码器

在优先编码器中优先级别高的信号排斥级别低的。设I7的优先级别最高，I6次之，依此类推，I0最低。功能表输入高电平有效输出以原码输出逻辑表达式逻辑图8线-3线优先编码器

如果要求输出以反码输出、输入低电平有效，只要在图中的每一个输出端和输入端都加上反相器就可以了。（4）集成优先编码器集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148的功能表输入：逻辑0(低电平）有效输出：反码输出使能输入端，低电平有效。

使能输出端，

ST=0时,YS=1表示有有效信号输入。扩展输出端,ST=0,表示编码器工作;ST=1,表示编码器不工作。3.3译码器

把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。二进制代码

与输入代码对应的特定信息

译码器

译码器

二进制译码器

非二进制译码器

荧光显示译码器

变量译码器

显示译码器

液晶显示译码器

按显示材料

按显示内容

发光二极管译码器

文字译码器

数字译码器

符号译码器

（1）二进制译码器

设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。n位

二进制代码

2n位

译码输出二进制译码器

74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图

3线－8线译码器

74LS138

3位二进制码输入端8个译码输出端低电平有效。

使能端STA

高电平有效，

STB、STC低电平有效，即当

STA=1，

STB=STC=0时译码，否则禁止译码。0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入74LS138

真值表允许译码器工作禁止译码

Y7~Y0由输入二进制码

A2、A1、A0的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1

二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。

二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。(2)二—十进制译码器8421BCD码译码器

把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。

将BCD码的十组代码译成0-9十个对应输出信号的电路，又称4线–10线译码器。

10个译码输出端，低电平0有效。4线-10线译码器74LS42逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3

8421BCD码输入端，从高位到低位依次为A3、A2、A1和A0。111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输出输入十进制数4线-10线译码器74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪码01（3）显示译码器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。

在数字系统中，经常需要将数字或运算结果显示出来，以便人们观测查看。数码显示电路是数字系统的重要组成部分。

数码显示电路通常由译码器、显示器等部分组成。

显示译码器的输出信号用以驱动显示器件，显示出0-9十个数字。数码显示电路通常由译码器、显示器等部分组成。

这种显示器由七段可发光的字段组合而成

{1}七段数码显示器件

半导体数码显示器（LED）

七段数码显示器液晶显示器（LCD）

半导体数码显示器的优点是工作电压较低，体积小，寿命长，工作可靠性高，响应速度快，亮度高。缺点是工作电流大，耗电大。

液晶显示器的主要优点是功耗极小，工作电压低。缺点是显示不够清晰，响应速度慢。YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga

数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3bcdefgabcdefga输入BCD码输出驱动七段数码管显示相应数字0001

数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。

七段半导体数码显示器(LED)

abcdefgDPagfCOMbcedCOMDPabcdefgDP

发光字段，由管脚a-g电平控制是否发光。小数点，需要时才点亮。显示的数字形式主要优点：字形清晰、工作电压低、体积小、可靠性高、响应速度快、寿命长和亮度高等。主要缺点：工作电流大，每字段工作电流约10mA。共阳接法

共阴接法

半导体数码显示器内部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流电阻

a~g和

DP为低电平时才能点亮相应发光段。

a~g和

DP为高电平时才能点亮相应发光段。

共阳接法数码显示器需要配用输出低电平有效的译码器。

共阴接法数码显示器需要配用输出高电平有效的译码器。RR共阳极共阴极4线

–7段译码器/

驱动器74LS48的逻辑功能示意图A3A2A1A0YgYfYeYdYcYbYaRBILTBI/RBO74LS48{2}七段显示译码器试灯输入8421码输入端译码驱动输出端，高电平有效。动态灭零

灭灯输入/灭零输出

辅助端功能1.用译码器实现组合逻辑函数

2.译码器的级联(4)译码器的应用解：(1)

根据逻辑函数选择译码器例:

试用译码器和门电路实现逻辑函数：由于有A、B、C三个变量，选用3线-8线译码器74LS138(3)

根据译码器的输出有效电平确定需用的门电路（2）令A2=A，A1=B，A0=C，代入函数表达式，化为最小项表达式74LS138输出低电平有效

i=0~7(4)画连线图Y采用3

输入与非门，其输入取自

Y0、Y2、Y7。&74LS138的级联3线-8线译码器扩展成4线-16线译码器

在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就需要用到数据选择器。在数据选择器中，通常用地址输入信号来完成挑选数据的任务。如一个4选1的数据选择器，应有2个地址输入端，它共有22=4种不同的组合，每一种组合可选择对应的一路输入数据输出。同理，对一个8选1的数据选择器，应有3个地址输入端。其余类推。

3.4数据选择器及数据分配器D0YD1D2D34

选

1

数据选择器工作示意图A1A0多路输入一路输出地址码输入10Y=D1D1

常用2选1、4选1、8选1和16选1等数据选择器。

数据选择器的输入信号个数N与地址码个数n的关系为

N=2n

数据选择器

根据地址码的要求，从多路输入信号中选择其中一路输出的电路。又称多路选择器或多路开关。１.４选１数据选择器功能表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。

4选1数据选择器

供选择的电路并行输入信号（数据输入端）

为控制数据准确传送的地址输入信号（地址输入端）

选通端或使能端

4选1数据选择器(a)逻辑图(b)符号图74LS151STA2A1A0D0D7D6D5D4D3D2D1STYY

74LS151的逻辑功能示意图8路数据输入端地址信号输入端互补输出端使能端，低电平有效

８选１数据选择器74LS151STA2A1A0D0D7D6D5D4D3D2D1STYY74LS151逻辑功能示意图

ST

=

1

时禁止数据选择器工作

ST

=

0

时，数据选择器工作。选择哪一路信号输出由地址码决定。8选

1数据选择器74LS151真值表

D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST输出输入因为若A2A1A0=000，则因为若A2A1A0=010，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST输出输入74LS151输出函数表达式1000000000100000Y=A2A1A0D0+A2A1A0D1+

A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=

A2A1A0D0+A2A1A0D1+

A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7=

m0D0+

m1