数字电子技术（第3版）-课件 第八章

数字电子技术中北大学

DigitalElectronicsTechnology2第8章可编程逻辑器件8.1概述8.2简单可编程器件8.3复杂可编程器件第8章知识要点1.了解PLD的基本结构、基本分类、性能特点；2.掌握PLD的基本表示方法；3.了解PROM、PLA、PAL及GAL这几种简单PLD的特点及表示方法；4.了解PAL和GAL的输出结构；5.掌握用PROM和PLA这两种简单PLD来设计组合逻辑电路和时序逻辑电路的方法；6.掌握CPLD和FPGA的基本结构、工作原理和区别；7.了解主要的PLD厂商及其产品；8.掌握用PLD设计数字系统的方法。48.1概述8.1.1

PLD的基本结构8.1.2

PLD的基本分类8.1.3

PLD的电路表示方法8.1.4

PLD的性能特点传统的逻辑系统:当规模增大时

焊点多，可靠性下降；系统规模增加，成本升高；功耗增加；占用空间扩大。连接线与点增多抗干扰下降

可编程逻辑器件PLD定义：8.1概述是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的。允许用户在相应的软硬件平台的支持下，通过编程开发出自己的芯片。用户既是使用者又是设计者和制造者。ProgrammableLogicDevice数字系统数字集成电路分为通用型、专用型两大类厂商直接做出。如：74161厂商直接做出。如：80C51为专用用途而设计的集成电路（简称ASIC)如：洗衣机控制器PLD在组成复杂数字系统中经常用到具有强的通用性，如74系列芯片如：洗衣机控制器

SOPC

PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、PROM、PLA、PAL、GAL、CPLD和FPGA等。一、PLD的基本结构与门阵列乘积项PLD主体输入电路输入信号互补输入输出函数反馈输入信号可由或阵列直接输出，构成组合；通过寄存器输出，构成时序方式输出。可直接输出也可反馈到输入它们组成结构基本相似如下：输出既可以是低电平有效，又可以是高电平有效。或门阵列和项输出电路8.1.1可编程逻辑器件的基本结构8.1.2PLD的分类与固定、或可编程与或均可编程与可编程、或固定F2=B+C+D8.1.3PLD的电路表示方法1.输入缓冲器表示方法AAA2.与门和或门的表示方法固定连接编程连接F1=A•B•C×

PLD具有较大的与或阵列，逻辑图的画法与传统的画法有所不同。PLD器件中连接的习惯画法固定连接可编程连接断开连接PLD中与门和或门的习惯画法(a)(b)YCABCBAACBYYYCBA≥1第8章可编程逻辑器件实现的函数为：固定连接点（与）编程连接点（或）15:09:29下图列出了连接的三种特殊情况:1.输入全编程，输出为0。2.也可简单地对应的与门中画叉，因此E=D。3.乘积项与任何输入信号都没有接通，相当与门输出为1。8.1.4PLD的性能特点采用PLD设计数字系统和中小规模相比具有如下特点：

1.减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片；

2.增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；

3.缩短设计周期：由于可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短；158.2

简单可编程逻辑器件8.2.1PROM和PAL8.2.2

PLA8.2.3GAL8.1.4

PLD的性能特点1．与阵列固定，或阵列可编程：

可编程只读存储器PROM或可擦除编程只读存储器EPROM

简单PLD基本结构大致相同，根据与或阵列是否可编程分为三类：2．与阵列，或阵列均可编程：

可编程逻辑阵列PLA3．与阵列可编程，或阵列固定：

可编程阵列逻辑PAL、通用阵列逻辑GALABCBCA000001010111连接点编程时，需画一个叉。全译码PROM:与阵列固定，或阵列可编程8.2.1PROM和PLA阵列图PLA:与、或全编程由于与或阵列均能编程的特点，在实现函数时，所需的是简化后的乘积项之和，这样阵列规模比PROM小得多。××××可编程可编程不像PROM那样与阵列需要全译码。例1：用PLA设计一个同步时序逻辑电路，电路的状态转换图如图所示。画出相应的逻辑电路图。第8章可编程逻辑器件第8章可编程逻辑器件7项右图仅用了七个乘积项，比PROM全译码少用9个，实现的逻辑功能是一样的。从而降低了芯片的面积，提高了芯片的利用率。虽然PLA的利用率较高，但需化简，软件算法比较复杂。PLA的两个阵列均为可编程的，不可避免地使编程后器件的运行速度下降了.例2：在这种结构中，或阵列固定若干个乘积项输出。××

每个交叉点都可编程。

F1为两个乘积项之和。8.2.2PAL一、阵列图第8章可编程逻辑器件例3：1.专用输出结构用途：产生组合逻辑电路.二、PAL的输出结构四个乘积项一个输入四个乘积项通过或门高电平输出。用途：组合逻辑电路，有三态控制可实现总线连接,可将输出作输入用,如PAL16L82.可编程输入/输出结构自反馈I/O最上面的乘积项为高电平时，I/O可作为输出；乘积项为低电平时，三态门关断，作为输入3.寄存器输出结构用途：产生时序逻辑电路，如PAL16R8如由8个寄存器型输出结构组成的PAL器件命名为PAL16R8，由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。或门输出通过D触发器，在CP的上升沿时到达输出。触发器的Q端通过三态缓冲器送到输出引脚。触发器的反相端反馈回与阵列，作为输入参与更复杂的时序逻辑运算。CLK和使能是PAL的公共端4.异或输出结构用途：产生时序逻辑电路，还可便于对“与-或”输出求反有些PAL器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。增加了异或门此和项为0，则D2=?此和项为1，则D2=?例4：用PAL实现自动投币售饮料机逻辑电路。它的投币口每次只能投币一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。解：取投币信号为输入逻辑变量，投入一枚一元硬币时用A=1来表示，未投入时A=0;投入一枚五角硬币用B=1表示，未投入时B=0。给出饮料和找钱为两个输出变量，分别用Y、Z表示。给出饮料时，Y=1，不给时Y=0;找回一枚五角硬币时，Z=1，不找时Z=0。三、PAL的应用

重做自动售饮料机逻辑电路

分析PAL是否可实现本题功能DQQDQQ例4：用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

Q3Q3Q2Q2Q1Q1Q0Q0分析这个PAL是否够条件实现本题的功能。

PAL的每个或门连接四个与门，即可把四项相或。本题中每个方程最多只有三项相或。OECLKI3I2I1I0Q0Q1分析PAL是否可实现本题功能继续本页完DQQDQQI0OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0

PAL中的每个与门可以把16个变量相与。本题中每一项最多只有3个变量相与。用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

分析PAL是否可实现本题功能继续本页完DQQDQQI0OECLKI3I2I1I0Q0Q1

PAL中的2个D触发器，可以满足本题驱动方程的要求。Q3Q3Q2Q2Q1Q1Q0Q0经分析可知，本PAL可实现本题功能。本题中有两个驱动方程，两个输出方程。用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

PAL中有2个输出电路，可以满足本题输出方程的要求。驱动方程D1DQQDQQ

AB

D1实现本题功能编程过程。与感应1元硬币的传感器相连。与感应5角硬币的传感器相连。OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

驱动方程D1DQQDQQ

AB

D1OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

驱动方程D1DQQDQQ

AB

D1OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

驱动方程D0DQQDQQ

AB

D1D0OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电

驱动方程和输出方程分别为：

驱动方程D0DQQDQQ

AB

D1D0OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

输出方程YDQQDQQ

AB

YD1D0YOECLKI3I2I1I0Q0Q1与给饮料的控制电路相连。Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

输出方程ZDQQDQQ

AB

Z

D1D0YYZOECLKI3I2I1I0Q0Q1与找硬币的控制电路相连。Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

编程后总图DQQDQQ

AB

Z

D1D0YYZ经过编程后的自动投币售饮料机逻辑电路总图OECLKI3I2I1I0Q0Q1Q3Q3Q2Q2Q1Q1Q0Q0用PAL实现自动投币售饮料机逻辑电路。

驱动方程和输出方程分别为：

PAL的结构是熔丝结构，只能一次编程，采用E2CMOS工艺，有电擦写反复编程的特性的GAL8.2.3GAL与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（OutputLogicMacroCell）GAL器件型号定义和PAL一样根据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以改变的普通型。GAL16V8GAL16V8GAL和PAL在结构上的区别：PAL结构GAL结构

适当地为OLMC进行编程，GAL就可以在功能上代替前面讨论过的PAL各种类型及其派生类型。GAL输出逻辑宏单元OLMC图由于良好的特性，使GAL器件成为数字系统设计的初期理想器件GAL已经被淘汰，其原因很简单：（1）密度低，规模小，加密功能不够理想；（2）各宏单元中触发器时钟信号公用，且只能外加，因此只能作为同步时序电路使用；（3）各宏单元的同步预置端也连在一起，大大限制了GAL的使用；（4）每个宏单元只有一条向与阵列反馈的通道，所以OLMC利用率很低。

以上这些问题在复杂可编程器件中都得到了解决

下面介绍复杂可编程器逻辑器件。

CPLD/FPGA作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。全定制电路:由半导体器件生产厂家设计、制造；半定制电路:由厂家预先做好的单元电路组成,

用户可二次编程,有一定通用性。468.3

复杂可编程逻辑器件8.3.1CPLD8.3.2FPGA8.2.3GAL8.1.4

PLD的性能特点8.3.2FPGA8.3.3

PLD实现数字逻辑的过程1、CPLD的结构

含有多个与GAL器件内部结构相似的宏单元每个宏单元有多个I/O连接端与IC的外引线连接通过可编程连接阵列与控制信号连接8.3.1

CPLDCPLD的基本工作原理与GAL器件十分相似，可以看成是由许多GAL器件合成的逻辑体，只是相邻块的乘积项可以互借，且每一逻辑单元都能单独引入时钟，从而可实现异步时序逻辑

2、

常用的CPLD器件随着可编程逻辑器件应用的日益广泛，许多IC制造商已涉足CPLD/FPGA领域。目前全世界有十几家生产CPLD/FPGA的公司，最大的三家是Altera、Xilinx和Lattice公司。

Altera公司是全球最大的可编程逻辑器件供应商之一。其主要CPLD产品为MAX3000A、MAX7000、MAXII、MAXV这四个系列。

Xilinx公司是FPGA的发明者，也是最大可编程逻辑器件供应商之一。该公司CPLD产品种类较全，主要有XC9500和Coolrunner

这两个系列。

Lattice莱迪思半导体自从1992年发明第一个ISP-PLD(在系统可编程逻辑器件）以来,一直是该类器件的领先供应商。Lattice公司自2001年收购Lucent（朗讯）微电子的FPGA部门,2004年以后开始大规模进入FPGA领域,是世界第三大可编程逻辑器件供应商。莱迪斯半导体公司还为用户提供ISP软件开发工具ispEXPERT,该软件在PC和UNIX平台上运行,进行逻辑模拟和时域分析以及对ISP器件编程等，Lattice产品大致可以分为以下几大类：高密度产品：ispLSTMACH系列，低密度产品：PALGAL系列，信号开关/接口，可编程模拟电路。

表8-1MAX7000系列部分芯片性能MAX70000可用门宏单元逻辑阵列块管脚到管脚延时最高频率(MHz)用户I/O封装EPM70326003226151.536PLCC44/TQFP44/PQFP44EPM70641,2506446151.5365268PLCC44/TQFP44PLCC68/PLCC84/TQFP100CPLD芯片举例表1MAXII系列芯片性能

FeatureEPM240/GEPM570/GEPM1270/GEPM2210/G逻辑单元(LE)2405701,2702,210等效宏单元（Macrocell）1924409801,700最大用户IO80160212272内置Flash大小(bit)8K8K8K8K管脚到管脚延时(ns)3.6-4.53.6-5.53.6-6.03.6-6.5MAXII系列器件性价比不错，不过MAXII容量较大，对于只需要几十个逻辑单元的简单逻辑应用，建议使用小容量的EPM3000A系列芯片。CPLD芯片举例MAXVdevicesfeatureon-chipflashstorage,internaloscillator,andmemoryfunctionality.Withupto50%lowertotalpowerversusotherCPLDsandrequiringasfewasonepowersupply,MAXVCPLDscanhelpyoumeetyourlowpowerdesignrequirement.(2011)

FPGA（FieldProgrammableGateArray）又称现场可编程门阵列，最大特点：不需要开发器，目前最时尚，也称之为在系统可编程(ISP)8.3.3FPGAFPGA基于LUT技术，采用SRAM工艺基于反熔丝（Anti-fuse）技术初期开发过程比较麻烦，费用也比较昂高；不需要外加专用的配置芯片；Actel、Quicklogic的部分产品采用这种工艺大部分FPGA都是基于SRAM工艺的;掉电后信息会丢失，需外加专用的配置芯片；SRAM工艺的PLD一般不可以加密;一个N输入查找表(LUT，LookUpTable)可以实现N个输入变量的任何逻辑功能，如

N输入“与”、

N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现输出查找表输入1输入2输入3输入4什么是查找表?1基于查找表的结构模块

0000000101000100输入C输入B输入A

查找表输出16x1RAM查找表原理多路选择器实现的功能??输入D

FPGA中的LE一般包含一个LUT、一个D触发器和相关的逻辑。这样，LE即可实现组合逻辑，又可实现时序逻辑。

如实现时序逻辑：虚线部分的组合逻辑可由LUT实现D触发器实现时序逻辑2.FPGA的结构AlteracycloneII器件结构LABLABLE可编程输入/输出单元 可编程I/O，可配置成OC门、三态门、双向IO、单端／差分等；支持各种不同的I/O标准：LVTTL、LVCOMS、SSTL、LVDS、HSTL、PCI等；■Single-port■Simpledual-port■Truedual-port(bidirectionaldual-port)■Shiftregister■ROM■FIFObuffers■4K×1■2K×2■1K×4■512×8■512×9■256×16■256×18■128×32■128×362.4.3常用的FPGA器件

Altera公司是全球最大的可编程逻辑器件供应商之一。其主要FPGA产品为：Cyclone、CycloneII、CycloneV、Arria10、Stratix、StratixII、StratixV、Stratix®10等系列。

Xilinx公司是FPGA的发明者，是最大可编程逻辑器件供应商之一。FPGA产品种类较全，主要有Spartan和Virtex这两个系列，代表了FPGA的先进水平。表2Cyclone系列的芯片性能型号（1.5V）逻辑单元锁相环M4KRAM块备注EP1C32,910113每块RAM为4Kbit，可以另加1位奇偶校验位EP1C44,000217EP1C65,980220EP1C1212,060252EP1C2020,060264表3CycloneII系列的芯片性能特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70逻辑单元（LE）4,6088,25618,75233,21650,52868,416M4KRAM块263652105129250RAM总量119,808165,888239,616483,840594,4321,152,000嵌入式18