EDA课程设计-交通灯控制器

1.设计任务要求： 32.背景分析 32.1分析： 32.2系统总体组成框图： 43.设计方案： 53.1分频器的设计： 53.2控制器的设计: 63.3计数器的设计: 83.4分位译码电路设计： 83.5数码管驱动的设计——绿灯和红灯驱动： 93.6数码管驱动的设计——黄灯驱动： 114.顶层文件的设计： 125.设计总结： 13摘要：根据数字逻辑电路与系统设计进行实践，利用QuartusⅡ软件设计一个基于EDA技术的由东西车道和南北车道的汇合点形成的十字交叉路口的交通灯控制器，通过分频器模块、控制器模块、计数器模块、分位译码电路模块、驱动模块的实现，经过整体组装、测试及程序来实现交通灯的控制功能。关键词：QuartusⅡ，交通灯控制器，模块，程序1.设计任务要求：1、功能：实现交通灯控制逻辑，控制红绿灯的亮和灭，并显示红绿灯的倒计时，东西车道和南北车道两条交叉道路上的车辆交替运行，每次通行时间都设为25秒；要求黄灯先亮5秒，才能变换运行车道2、输入信号：时钟信号clk为1kHz3、输出信号：红、绿、黄灯控制信号（高电平时亮），两位倒计时LED数码管（共阴极）显示码（静态显示方式）4、要求：系统由分频器（将1kHz时钟变为1Hz）、计数器（实现25秒和5秒的倒计时）、状态机（控制红绿灯的变换）、显示码译码器（将时间的BCD码转换成LED显示码）。5、要求给出系统总体组成框图，设计思路，完成以上模块的VHDL实现及功能仿真，状态机的状态图、顶层文件及整体仿真。2.背景分析2.1分析：交通灯的功能是实现一个交叉口的通车控制，交通灯显示有以下4种状态：1.东西车道绿灯（20s），南北车道红灯(20s)；2.东西车道黄灯(5s)，南北车道红灯(5s)；3.东西车道红灯(20s)，南北车道绿灯(20s)；4.东西车道红灯(5s)，南北车道黄灯(5s)。综上：东西向绿灯每次亮20S，接着黄灯亮5S，最后红灯亮25S；南北向红灯每次亮25S，接着绿灯亮20S，最后黄灯亮5S。依此循环。2.2系统总体组成框图：通电通电复位Yes复位No南北为红，东西为绿，计时开始南北为红，东西为绿，计时开始计时到20sNo计时到20sYes南北为红，东西为黄南北为红，东西为黄计时到5s计时到5sNoYes南北为绿，东西为红南北为绿，东西为红计时到20s计时到20sNoYes南北为黄，东西为红南北为黄，东西为红计时到5sNo计时到5sYes3.设计方案：3.1分频器的设计：程序设计：仿真波形图：libraryieee;useieee.std_logic_1164.all;entityfenpinqiisport(clkin:instd_logic;clkout:outstd_logic);end;architecturedevideroffenpinqiisconstantn:integer:=999;signalcounter:integerrange0to999;signalclk:std_logic;beginprocess(clkin)beginifclkin'eventandclkin='1'thenifcounter=999thencounter<=0;clk<=notclk;elsecounter<=counter+1;endif;endif;endprocess;clkout<=clk;end;3.2控制器的设计:控制器的作用是根据计数器的计数值控制发光二极管的亮、灭，以及输出倒计时数值给七段译管的分译码电路。LIBRARYIEEE;仿真波形图：USEIEEE.STD_LOGIC_1164.ALL;ENTITYkongzhiqiISPORT(clock:INSTD_LOGIC;countNum:inINTEGERRANGE0TONumA,NumB:outINTEGERRANGE0TORedA,GreenA,YellowA:outstd_logic;RedB,GreenB,YellowB:outstd_logic);END;ARCHITECTUREbehaviorOFkongzhiqiISBEGINprocess(clock)BEGINIFrising_edge(clock)THENIFCountNum<=19THEN--前20s东西方向绿灯亮NumA<=20-CountNum;RedA<='0';GreenA<='1';YellowA<='0';ELSIFCountNum<=24THEN--21到25s东西方向黄灯亮NumA<=25-CountNum;RedA<='0';GreenA<='0';YellowA<='1';ELSENumA<=50-CountNum;--26到50s东西方向红灯亮RedA<='1';GreenA<='0';YellowA<='0';ENDIF;

IFCountNum<=24THEN--前25s南北方向红灯亮，东西通行NumB<=29-CountNum;RedB<='1';GreenB<='0';YellowB<='0';ELSIFCountNum<=44THEN--26到45s南北方向绿灯亮NumB<=45-CountNum;RedB<='0';GreenB<='1';YellowB<='0';ELSeNumB<=50-CountNum;--46到50s南北方向黄灯亮RedB<='0';GreenB<='0';YellowB<='1';ENDIF;ENDIF;ENDPROCESS;END;3.3计数器的设计:程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYjishuqiISPORT(clock:INSTD_LOGIC;countNum:BuFFeRINTEGERRANGEEND;ARCHITECTUREbehaviorOFjishuqiISBEGINprocess(clock)BEGINIFrising_edge(clock)THEN仿真波形图：IFcountNum=49THENcountNum<=0;ELSEcountNum<=countNum+1;ENDIF;ENDIF;ENDPROCESS;END;3.4分位译码电路设计：将倒计时时间表示为两位十进制数分别显示LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYfenweiISPORT(Numin:INintegerNumA,NumB:OUTEND;ARCHITECTUREbehaviorOFfenweiISBEGINprocess(Numin)BEGINIFNumin>=20THENNumA<=2;NumB<=Numin-20;ELSIFNumin>=10THENNumA<=1;仿真波形图：NumB<=Numin-10;ELSENumA<=0;NumB<=Numin;ENDIF;ENDPROCESS;END;上面的分位译码电路设计为东西方向倒计时显示，南北方向同理，只需将NumA和NumB替换为NumC，NumD即可，这里不再重复。3.5数码管驱动的设计——绿灯和红灯驱动：本模块设计为时序逻辑电路，采用下降沿触发。实体模块如图2-14和仿真波形。程序设计：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYqudongISPORT(clk:inSTD_LOGIC;enable:instd_logic;data:INintegersegout:outSTD_LOGIC_VECTOR(7downto0));END;ARCHITECTUREbehaviorOFqudongISBEGINprocess(Clk,data)BEGINIFfalling_edge(Clk)andenable='1'thencasedataiswhen0=>segout<="00111111";when1=>segout<="00000110";when2=>segout<="01011011";when3=>segout<="01001111";when4=>segout<="01100110";when5=>segout<="01101101";when6=>segout<="01111101";when7=>segout<="00000111";when8=>segout<="01111111";when9=>segout<="01101111";whenothers=>null;ENDCASE;ENDIF;ENDPROCESS;END;3.6数码管驱动的设计——黄灯驱动：由于黄灯固定时间是5秒，因此变化范围是0至5秒，七段数码管只要能显示0-5的数就行了，所以单独用一个数码管驱动。程序设计:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYHDqudongISPORT(clk:inSTD_LOGIC;enable:instd_logic;data:INintegersegout:outSTD_LOGIC_VECTOR(7downto0));END;ARCHITECTUREbehaviorOFHDqudongISBEGINprocess(Clk,data)BEGINIFfalling_edge(Clk)andenable='1'thencasedataiswhen0=>segout<="00111111";when1=>segout<="00000110";when2=>segout<="01011011";when3=>segout<="01001111";when4=>segout<="01100110";when5=>segout<="01101101";whenothers=>null;ENDCASE;ENDIF;ENDPROCESS;END;4.顶层文件的设计：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_unsigned.ALL;ENTITYdtsmISPORT(clk:inSTD_LOGIC;NumA,NumB,NumC,NumD:inSTD_LOGIC_VECTOR(3downto0);segout1:outSTD_LOGIC_VECTOR(7downto0);led_sel:outSTD_LOGIC_VECTOR(3downto0));ENDdtsm;architecturebhvofdtsmiscomponentqudongisport(qudong:inSTD_LOGIC_VECTOR(3downto0);segout:outSTD_LOGIC_VECTOR(7downto0));endcomponent;signalx:STD_LOGIC_VECTOR(3downto0);signalq:STD_LOGIC_VECTOR(1downto0);beginp1:process(clk)beginifclk'eventandclk='