集成电路设计（第4版）试卷及答案 卷2

PAGE共5页第2页学号姓名学号姓名密封线一、选择题（答案可能不唯一）（10分）1.在一般的制程中，下列材料集成电阻，方块电阻（SheetResistance）最小的是(C)A.扩散电阻B.阱电阻 C.多晶硅电阻D.铝层连线电阻2.双极型晶体管有（A）A．二个pn结。B．一个pn结。C．三个pn结。D．没有pn结3.增强型NMOS晶体管的阈值电压（A）A．大于零 B．等于零 C．大于0.7V D．小于零4.当NMOS器件工作在饱和区时，沟道出于_________状态。（D）A．积累 B．耗尽 C．导通 D．夹断5.下列关于Latchup效应说法正确的是（BC）A.衬底耦合噪声是造成Latchup问题的原因之一。B.Latchup效应在电路上可以解释为CMOS集成电路中寄生三极管构成的正反馈电路。C.Latchup效应与两个寄生三极管的放大系数有关。D.Latchup效应与阱和衬底的掺杂浓度无关。二、名词解释：DRCMOS工艺的特征尺寸(10分)DRC:设计规则检查DRC(DesignRuleCheck)的任务是检查发现设计中的错误。运行DRC，程序就按照Diva规则检查文件运行，发现错误时，会在错误的地方做出标记(mark)，并且做出解释(explain)。设计者就可以根据提示来进行修改。MOS工艺的特征尺寸：指该MOS工艺能够实现的最小几何尺寸，通常用MOS器件的最小栅长来表征该MOS工艺的特征尺寸。三、SOI材料是怎样形成的，有什么特点?(10分)SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低。四、版图检查主要分为哪几个步骤，简述各步骤的作用。(15分)版图检查的任务大体分为以下几个过程：设计规则检查（DRC），电路提取，版图和电路图对照（LVS）。1）设计规则检查DRC设计规则检查DRC(DesignRuleCheck)的任务是检查发现设计中的错误。运行DRC，程序就按照Diva规则检查文件运行，发现错误时，会在错误的地方做出标记(mark)，并且做出解释(explain)。设计者就可以根据提示来进行修改。2）电路提取运行电路提取（CircuitExtraction）的软件可以生成版图的电路拓扑。这种拓扑关系的描述包括：元件和元件相连的节点清单，或者是节点和节点间连接的元件的清单。3）版图与电路图对照LVS版图检查的最有力的工具是版图与电路图对照LVS(Layout-vs.-Schematic)。LVS程序的一个输入文件是由电路图产生的元件表、网表和端点列表，另一个输入文件是从版图提取出来的元件表、网表和端点列表。通过LVS，所有元件的参数，所有网络的节点，元件到节点以及节点到元件的关系一一扫描并进行比较。输出的结果是将所有不匹配的元件，节点和端点都列在一个文件之中，并且在电路图和/或提取的版图中显示出来。五、推导N型MOS管线性区的输出电阻表达式。(10分) .36)将线性区公式对VDS进行微分，可求出线性区的输出电阻（即沟道电阻），微分后得到输出电导： 求倒数后得到沟道电阻RC，它近似为：六、对全互补标准CMOS逻辑两输入端“与非门”（15分）画出电路图写出布尔逻辑关系式F=写出传输逻辑关系式写出电路的SPICE语言描述（栅长取1微米，栅宽取大于1微米合适参数，NMOS模型名NM1,PMOS模型名PM1,注意NMOS与PMOS的不同驱动能力）画出基本版图七、构思一个基本电路如一个放大器,画出电路图,编写SPICE输入文件,执行分析,观察结果。（15分）图2.titleCH6-4 .include“models.sp” .globalvdd M1outin00nmosw=5ul=1.0u M2outinvddvddpmosw=5ul=1.0u Vccvdd05 Vinin0sin(0110G1ps0) .trans0.01u4u .printtransv(out) .end八、用Verilog语言编写RS触发器和D触发器的程序。（15分）同步RS触发器modulers_ff(clk,r,s,q,qb);inputr,s,clk;outputq,qb;regq;assignqb＝~ｑ;always@（posedgeclk）begincase({r,s})2’b00:q<=0；2’b01:q<=1;2’b10:q<=0;2’b11:q<=1’bx;endcaseendendmodule同步D触发器modul