集成电路设计（第4版）试卷及答案 卷1

PAGE共5页第2页学号姓名学号姓名密封线一、选择题（答案可能不唯一）（10分）1.在一般的制程中，下列材料集成电阻，方块电阻（SheetResistance）最大的是(B)A.扩散电阻B.阱电阻 C.多晶硅电阻D.铝层连线电阻2.下列关于Latchup效应说法不正确的是（AD）A.衬底耦合噪声是造成Latchup问题的原因之一。B.Latchup效应在电路上可以解释为CMOS集成电路中寄生三极管构成的正反馈电路。C.Latchup效应与两个寄生三极管的放大系数有关。D.Latchup效应与阱和衬底的掺杂浓度无关。3.耗尽型NMOS晶体管的阈值电压（D）A．大于零 B．等于零 C．大于0.7V D．小于零4.在做集成电路的多晶硅电容设计时，要计算每个电容的容值，那么电容的面积大小是怎样计算的？（C）A．第一层多晶硅的面积B.第二层多晶硅的面积C.二层多晶硅重叠后的面积5.下列关于DRC文件说明正确的是（AC）ADRC文件中定义了各个层之间的逻辑操作，关系操作等。BDRC的工作原理是统一的，因此一个DRC文件可以用于各种不同的DRC工具。CDRC文件是使用来指导工具对版图进行设计规则检查的脚本文件。二、名词解释：摩尔定律MOS工艺的特征尺寸(10分)摩尔（Moore）定律：MOS器件的体效应:集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每3年翻两番。MOS工艺的特征尺寸：指该MOS工艺能够实现的最小几何尺寸，通常用MOS器件的最小栅长来表征该MOS工艺的特征尺寸。三、画出MOSFET的基本结构，写出MOSFET的基本电流方程，为什么说MOSFET是平方率器件？(10分)图1MOS晶体管的基本结构线性区：Ids==·饱和区：Ids=·所以说MOSFET是平方率器件四、简述MOSFET沟道长度调制效应，在电路设计中如何减小这一效应。(15分)简化的MOS原理中，认为饱和后，电流不再增加。事实上，饱和区中，当Vds增加时，Ids仍然增加的。这是因为沟道两端的耗尽区的宽度增加了，而反型层上的饱和电压不变，沟道距离减小了，于是沟道中水平电场增强了，增加了电流。故器件的有效沟道长度为，L'=L式中是漏极区的耗尽区的宽度，如图1所示。= 6.52)其中VdsVDsat是耗尽区上的电压。如果衬底掺杂高，那么这种调制效应就减小了。图1沟道长度调制示意图五、计算只用第四层金属构成的焊盘对地电容及使用第四层金属和第三层金属的焊盘对地的电容。假设焊盘尺寸为75um×75um,所用的电容参数如下图所示。（10分）对只用第四层金属的焊盘，Ctot=752×6+75×4×15=38.25fF对使用了第四层金属和第三层金属的焊盘Ctot=752×9+75×4×(17＋15)=62.22fF六、试述方块电容、方块电阻的概念；假设在版图设计中，采用多晶硅做电阻，版图尺寸是3微米乘6微米，如何连接能得到两种不同阻值的电阻，且两电阻间的差别是多少？（15分）假定L=6μmW=3μm，则R=R*L/W=2R假定L=3μmW=6μm，则R=R*L/W=1/2R相差4倍关系。七、证明下图所示的E/ENMOS放大器的电压增益的表达式为：，其中（W/L）1和（W/L）2分别表示M1和M2的宽长比。（10分）图2八、1)画出CMOS反相器的电路结构（包括衬底和N-Well端）。2)要使CMOS反相器有相同的上升、下降时间，NMOS和PMOS的尺寸要满足什么要求（假设它们的阈值电压绝对值相等）？3)写出电路的SPICE语言描述（栅长取1微米，栅宽取大于1微米合适参数，NMOS模型名NM1,PMOS模型名PM1,注意NMOS与PMOS的不同驱动能力）4)画出基本的版图(20分)答：1)标准的CMOS反相器电路如图所示。图4标准的CMOS反相器2)有相同的上升、下降时间，两个电流必须相等，即Idsn=Isdp，所以如果n=p，且有Vtn=-Vtp，则有Vi=Vdd/2，但是，n(2-3)p，所以应有Wp/Lp2.5Wn/Lnvddvdd05vxcmospvo