Cadence 快速入门教程1

/CadenceSPB15.7快速入门视频教程目录第1讲课程介绍，学习方法，了解CADENCE软件第2讲创建工程，创建元件库第3讲分裂元件的制作方法区别（Ctrl+B、Ctrl+N切换Part）点击View，点击Package可以显示所有的元件Parthomogeneous和heterogeneous2、创建homogeneous类型元件3、创建heterogeneous类型元件第4讲正确使用heterogeneous类型的元件增加packeg属性。点击Option，选择PartProperties，选择new，增加属性。用于在原 理图中确定同一块的元件。1、可能出现的错误2、出现错误的原因3、正确的处理方法第5讲加入元件库，放置元件1、如何在原理图中加入元件库2、如何删除元件库3、如何在元件库中搜索元件4、放置元件5、放置电源和地第6讲同一个页面内建立电气互连（设置索引编号，Tools里面，Annotate来设置）1、放置wire，90度转角，任意转角(画线时按住Shift)2、wire的连接方式3、十字交叉wire加入连接点方法，删除连接点方法（快捷键J）4、放置netalias方法（快捷键n）5、没有任何电气连接管脚处理方法（工具栏PlacenoConection）6、建立电气连接的注意事项第7讲总线的使用方法1、放置总线（快捷键B）2、放置任意转角的总线（按住Shift键）3、总线命名规则（LED[0:31]，不能数字结尾）4、把信号连接到总线（工具栏PlaceBusentry或者E）5、重复放置与总线连接的信号线（按住Ctrl向下拖）6、总线使用中的注意事项7、在不同页面之间建立电气连接(工具栏Placeoffconnector)第8讲browse命令的使用技巧(选中dsn文件，选择Edit中的browse)1、浏览所有parts，使用技巧（浏览元件<编号，值，库中的名字，库的来源>，双击元件可在原理图上找到元件）2、浏览所有nets，使用技巧（浏览网络）3、浏览所有offpageconnector，使用技巧（页面间的连接网络，一般一个网络至少会在两个页面中出现）4、浏览所有DRCmakers，使用技巧（DRC检测）第9讲搜索操作使用技巧（右上脚的望远镜那，按下下拉三角可以设置搜索的范围）1、搜索特定part（查找元件）2、搜索特定net（查找网络）3、搜索特定power（查找电源）4、搜索特定flatnets（将搜索的网络在一个原理图中都高亮显示）第10讲元件的替换与更新(打开DesignerCache，选中元件，右键打击，选择ReplaceCache 或者UpdateCache)1、replacecache用法（NewPartName选择替换元件，PartLibrary库的位置，Action1、保 存原理图属性（比如编号），2、去除所有属性）2、updatecache用法（同replaceCache，如果更改了元件，可以用updata把最新的元件模型 更新进来）3、replacecache与pdatecache区别（replace可以更改元件与元件库的连接关系，封装属性 只能用replace的不保存属性来更新封装信息）第11讲对原理图中对象的基本操作1、对象的选择2、对象的移动（默认是保持现有连接的移动，可以按住Alt可以断开连接），（断开后如不 能移动连接：打开菜单栏Options，打开prefrence，选择Miscellaneous， 勾选右下角wireDrag）3、对象的旋转(选中元件，然后按住R键)4、对象的镜像翻转(选中元件，选择菜单栏edit中的mirror（文本和位图不能镜像）)5、对象的拷贝、粘贴、删除（按住Ctrl，然后选中元件并拖动）第12讲1、修改元件的VALUE和索引编号方法（双击VALUE或者索引编号就可以直接改了）2、属性值位置调整（选中并拖动）3、放置文本（菜单栏place，text（换行按住Ctrl和Enter）。或者工具栏Text）4、文本的移动、旋转、拷贝、粘贴、删除5、编辑文字的大小、字体、颜色（双击可编辑）6、放置图形（工具栏中选择形状放置）第13讲如何添加footprint属性（元件属性竖排显示，将鼠标放在左上角元件的上一栏空白位置，右键单击，选择pivot）1、在原理图中修改单个元件封装信息（双击元件在PCBFootprints，在封装里面编辑入你的 封装）2、在元件库中修改封装信息，更新到原理图（打开元件，选择options，选择packageproperties）3、批量修改元件封装信息（选中所有要编辑的元件，将鼠标放在元件上变成十字之后右键 单击，选择EditProperties。全部选中PCBFootprint，在最上面 一栏鼠标右键单击选择Edit，可以统一编辑）（也可以选中一页进行 修改）两种方法： （1）直接针对元件修改，（2）在propertyeditor中选择元件修改4检查元件封装信息是否遗漏的快速方法第14讲生成网表1、生成netlist前的准备工作（检查原理图，检查是否有电气连接的错误）（取消所有的索 引编号，然后再更新索引，注意配置Package） （进行DRC检查，选择Tools，DesignRulesCheck(Report里面可以 不选Reportallnetname,一般不选CheckSDTcompatibili)） (在Sessionlog里面看检查信息，在工程栏下面)2、生成netlist方法（选择DSN文件，Tools，CreatNetlist，点击PCBFootprint，一般选 择默认的勾选，点击确定）第15讲后处理生成元件清单(选中dsn文件，选中Reports，选择CISBillofMaterials选择Standard。)（在PeportProperties里面选择清单输出的内容OutputFormat里面是已 经选择的要输出的内容，选择ExportBOMreporttoExcel（选择Excel 输出），点击确定）（选中DSN文件，选择Tools，选择BillofMaterials，选择默认的点OK， 将相同元件的显示在一起，并显示数量）打印原理图（选择DSN，点击File，选择Print或者PrintSetup）（选中画图页面，右键单击，选择SchematicPageProperties，点击Grid Reference选择需要打印的东西，比如边框Title等等）第16讲高速电路设计流程，本教程使用的简化流程（原则：设计即正确）设计流程：布线前仿真：主要是解空间的分析，比如对线长的约束设计（线长必须在100mil到200mil 之间，可以用SI仿真），对线宽，线距设计，线和过孔距离的设计。差分对线直接的距 离。径状线的长度等。仿真之后可以得到一个解空间，对这些设计的的长度的信息给一 个约束范围。使用约束驱动布局。可以对你的布局进行判断是否满足约束条件。最费事的是前仿真和后仿真。要设计约束条件。布线后验证，DRC检查和DBdoctor数据库的检查。输出布局文件制板测试。第17讲Allegro常用软件模块介绍，各个软件模块之间的关系第18讲AllegroPCBEditor软件操作界面介绍1、可以通过Editor来切换组件2、Fix用与锁定元件，使元件不能移动3、Options会显示当前控制命令和参数，动作和设置4、find可以查找元件，选择FindByName来选中元件可以查看一个命令能够对对象进行操作的内容。VisiBility选择显示的对象，比如显示的层。缩略图窗口，可以在该窗口中选择显示的位置。可以按住鼠标中键选择显示位置，或者按住Shift+鼠标左键移动显示位置。7、Command为命令执行窗口，可以在Commad里面直接执行命令。8、菜单display，color/可以进行颜色设置第19讲allegro中两个重要的概念：class和subclass是什么。工程图纸：有Title，有标注，有电路路板尺寸的。Class和SubClass是Cadence的两种数据组。菜单Display，Color/Visibility。能显示所有的类和子类。将Class分成多个组。也可以在Option中选择Class和SubClassClass：在Stack-Up（组）中可以分为PIin，Via，Drc，Etch，AntiEtch，Boundary等类SubClass：一个Class中细分后有很多SubClass。Stack-Up：（Soldermask：阻焊层；Pastemask：加焊层）Geonmetry：（Outline：边框外形；Assembly—Notes/Dfa：装配信息；Dimension： 电路板尺寸标注；Place—Grid/RRoom：自动布局有关；Silkscreen：丝印 层；Place_Bound：元件在板子上占的用的范围；Body_Center：中心 标记）Components：（CompValue：标注元件的值；DevType：元件的类型；RefDes：元 件的索引编号）Manufactring：加工制造的一些信息（Photoplot_Outline：场所光绘文件的参考线；No_Gloss：标注的范围内不能执行Gloss；Ncdrill：表示钻孔数据Probe；飞针测试）Areas：区域（RouteKo：不能布线区；ViaKo：不能过孔；PackageKo：不能放置 元件；PackageKi：在该区域放置元件）第20讲一.零件建立在Allegro中,Symbol有五种,它们分别是PackageSymbol、MechanicalSymbol、FormatSymbol、ShapeSymbol、FlashSymbol。每种Symbol均有一个SymbolDrawingFile(符号绘图文件),后缀名均为*.dra。此绘图文件只供编辑用,不能给Allegro数据库调用。Allegro能调用的Symbol如下:1、PackageSymbol一般元件的封装符号,后缀名为*.psm。PCB中所有元件像电阻、电容、电感、IC等的封装类型即为PackageSymbol。2、Mechanical

Symbol由板外框和螺丝孔所组成的机构符号,后缀名为*.bsm。有时我们设计PCB的外框和螺丝孔位置都是一样的,比如显卡,电脑主板,每次设计PCB时要画一次板外框和确定螺丝孔位置,显得较麻烦。这时我们可以将PCB的外框和螺丝孔建成一个Mechanical

Symbol,在设计PCB时,将此Mechanical

Symbol调出即可。3、FormatSymbol由图框和说明所组成的元件符号,后缀名为*.osm。比较少用。4、ShapeSymbol供建立特殊形状的焊盘用,后缀为*.ssm。像显卡上金手指封装的焊盘即为一个不规则形状的焊盘,在建立此焊盘时要先将不规则形状焊盘的形状建成一个ShapeSymbol,然后在建立焊盘中调用此ShapeSymbol。5、FlashSymbol二、焊盘连接铜皮导通符号,后缀名为*.fsm。在PCB设计中,焊盘与其周围的铜皮相连,可以全包含,也可以采用梅花辨的形式连接,我们可以将此梅花辨建成一个FlashSymbol,在建立焊盘时调用此FlashSymbol。其中应用最多的就是Packagesymbol即是有电气特性的零件,而PAD是Packagesymbol构成的基础.Ⅰ建立PAD启动PadstackDesigner来制作一个PAD,PAD按类型分分为:1.Through,贯穿的;2.Blind/Buried,盲孔/埋孔;3.Single,单面的.按电镀分:1.Plated,电镀的;2.Non-Plated,非电镀的.a.在Parameters选项卡中,Size值为钻孔大小;Drillsymbol中Figure为钻孔标记形状,Charater为钻孔标记符号,Width为钻孔标记得宽度大小,Height为钻孔标记得高度大小;b.Layers选项卡中,BeginLayer为起始层,DefaultInternal为默认内层,EndLayer为结束层,SolderMask_Top为顶层阻焊,,SolderMask_Bottom为底层阻焊PasteMask_Top为顶层助焊,PasteMask_Bottom为底层助焊;RegularPad为正常焊盘大小值,ThermalRelief为热焊盘大小值,AntiPad为隔离大小值.建立Symbol三、1.启动Allegro,新建一个PackageSymbol,在DrawingType中选PackageSymbol,在DrawingName中输入文件名,OK.2.计算好坐标,执行Layout??PIN,在Option面板中的Padstack中找到或输入你的PAD,Qty代表将要放置的数量,Spacing代表各个Pin之间的间距,Order则是方向Right为从左到右,Left为从右到左,Down为从上到下,Up为从下到上;Rotation是Pin要旋转的角度,Pin#为当前的Pin脚编号,Textblock为文字号数;3.放好Pin以后再画零件的外框Add??Line,Option面板中的ActiveClassandSubclass分别为PackageGeometry和Silkscreen_Top,Linelock为画出的线的类型:Line直线;Arc弧线;后面的是画出的角度;Linewidth为线宽.4.再画出零件实体大小Add??Shape??SolidFill,Option面板中的ActiveClassandSubclass分别为PackageGeometry和Place_Bound_Top,按照零件大小画出一个封闭的框,再填充之Shape??Fill.5.生成零件CreateSymbol,保存之!!!Allegro零件库封装制作的流程步骤。 （使用menterGraphics查询封装尺寸）（打开paddesigner1、选择焊盘模式2、在DesignerLayers设置BEGINLAYER在maskLayers设置SOLEDRMAKST_TOP和PASTMASK_TOP3、保存）2.规则形状的smd焊盘制作方法。3.表贴元件封装制作方法。（打开软件，新建封装packagesymbol打开Setup，选择DesignerParameters,选择DesignExtents设置编辑尺寸）选择Layout，pin，在Option界面设置然后addline添加Package_Geometry中的Assembly_Top（装配层）添加Package_Geometry中的Silkscren_Top（丝印层）AddRectangle添加Package_Geometry中的place_Bound_Top(元件占用空间)Layout，Labels，RefDes在RefDes类中加Assembly_Top(做索引标号)Layout，Labels，RefDes在RefDes类中加Silkscreen_Top(做丝印层标号)保存。是一个PSM文件。第21讲1.BGA272封装制作TIDSP67132.如何设置引脚名称，如何修改引脚布局第22讲如何创建自定义形状焊盘设计焊盘： 打开PCBEditor，shapesymbol，保存好。设置图纸大小，设置网格间距。ShapeRectongular（Etch，TOP，）画矩形。Shapecircle（Etch，TOP）画圆出现了DRC错误选择shape，mergeshape（融合多个焊盘，去除DRC错误）选择File，Creatsymbol，输入文件名保存为ssm文件（图形文件）再设计阻焊层： 打开PCBEditor，shapesymbol，保存好。设置图纸大小，设置网格间距。ShapeRectongular（Etch，TOP，）画矩形。（比焊盘稍微大一点）Shapecircle（Etch，TOP）画圆（比焊盘稍微大一点）选择shape，mergeshape（融合多个焊盘，去除DRC错误）选择File，Creatsymbol，输入文件名保存为ssm文件（图形文件）增加路径:Setup，userpreferenceseditor，design_paths,Padpath,psmpath）打开paddesigner：在layer的各个层的设计页面中在Geometry，shape,选择你画的焊盘。保存。第23讲SOIC类型封装制作（打开软件，新建封装packagesymbol，设计尺寸，设计栅格大小）和其他建立方式类似第24讲PQFP类型封装制作，学习引脚的旋转方法（打开软件，新建封装packagesymbol，设计尺寸，设计栅格大小）和其他建立方式类似第25讲包含通孔类引脚的零件制作，零件制作向导的使用焊盘设计选用通孔型，先要设计一个Flash文件，为内层层设计（DEFAULTINTERNAL）使用时做准备，flashsymbol。设计页面大小，设计栅格大小。Add，flash，（Inner是内径outer是外径。Spoke 是开口），设置好后保存。设计焊盘。（一种方型，一种圆型）封装向导制作（packagesymbol（wizard））第26讲包含非电气引脚的零件制作方法第27讲如何创建创建电路板画板宽：add,line(BoardGeometryoutline),倒角manufacture,drafting,fillet,填写倒角半径，分别点击需要倒角的两条边。设置允许布线区域：setup,Areas,RouteKeepinEdit,z-copy,（复制图形）在option中选择packagekeepin，all（contract,offset设置比 要复制的小多少）放置定位孔：Place，manually,advancedsettings,勾选Library，回选PlacementList选择 Packagesymbols第28讲设置层迭结构，创建电源层地层平面Setup，Cross-section，层的名字层的作用厚度ID材料左下角点击physical将内电层设置为负片（在negativeartwork处打钩）给内电层铺铜：使用z-copy,选择ETCH（走线层）选择GROUND打钩Createdynamic shape(动态铜)，同样选择POWER。第29讲导入网表，栅格点设置，DRAWINGOPTION设置导入网表：，Logic，左下角设置导入路径设置网格grid设置DrawingOptions：打开和Clines:显示转角填充。第30讲手工摆放零件（Ctrl+D进入删除模式，可以删除元器件）手动放置：Place，manually,advancedsettings,勾选Library，回选PlacementList选择 Commponentsbyrefdes左边Selectionfilters滤波器选择一致类型的元器件。第31讲使用原理图进行交互式摆放进入原理图编辑页面选择option，preerences，miscellaneous,勾选EnableIntertool CommuncationPCB编辑页面中打开放置原件界面Shift+s第32讲按原理图页面进行摆放启动原理图：使用Browse，part打开原件清单界面选中所有的元件edit，properties，点 击new，创建一个新的属性重新建立网表（点击setup，创建网表时设置配置文件）点击edit，在 [ComponentInstanceProps]栏添加上你配置的属性比如page=YES勾选createorupdatePCBEditorBoard，勾选allowuserdefinedprop编辑PCB文件的路径。导入网表时选中creatuser-definedproperties选中place，quickplace，选中placebypropetry中选择page。根据需求设 置下面的东西。第33讲使用AllegroPCBEditor按room进行摆放在PCB中设置room属性，edit,properties,在find下的findbyname选中comp(orpin),在 对话框中选中你要放置在一起的原件，然后点apply，在左侧找到room，出现编辑room 的属性，编辑属性。在pcb的界面中添加room区域：setup，outlines，roomoutline，点击creat，选择room 的名字，设置room的顶层或底层，room:soft。在pcb中画出一个框，点击ok摆放元件：place,quickplace,placebyroom,选中要摆放的room，点击place.第34讲使用OrCADCaptureCIS按room进行摆放在原理图编辑页面，选中原件，右键选择editproperties,在Filterby:的下拉列表中选择 cadenceallegro,在ROOM标签下编辑room属性,apply。编辑好后重新生成网表。重新导入网表，添加room区域：setup，outlines，roomoutline，点击creat，选择room 的名字，设置room的顶层或底层，room:soft。在pcb中画出一个框，点击ok。摆放元件：place,quickplace,placebyroom,选中要摆放的room，点击place。第35讲快速布局，摆放过程中如何自动定位找到零件（通过Blankratsall，可以关闭所有的连接线）导入网表后，place，quickplace，选择placeallcomponents，选择摆放的规则。Edit，move，在find下，findbyname下，选择symbol(orpin),编写你要选择的原件，就 可以移动你 要移动的元件。第36讲PCB布局基本知识简单介绍（在move中可以旋转）ACF451832（EMI滤波器） （在放置滤波电容时，如果有多个电容让小电容靠近需要滤波的管脚效果好一些，大电容靠近磁珠）特殊元件需要固定的话，增加fix属性。注意：模拟和数字电路分区放置，对噪声比较敏感的地方，将滤波元件尽量靠近，尽量 不要过孔。如果条件允许尽量使用引角滤波的方式，一般磁珠加电容，滤波元件尽量靠近芯片。干扰源：一般有时钟电路，高速总线电路（高速RAM电路）、高速电路，开关电源等， 尽量远离模拟电路部分。滤波电容在芯片附近要比较均匀的分布，越小的电容要越靠近芯片、去耦元件，平面去 耦（用着大芯片上）。端接电阻：分源端端接和末端端接，源端的尽量靠近源端，末端靠近末端（要先满足滤 波电容）。第37讲约束规则设置对话框简介，各部分关系有时候库中的过孔不出来，将path中的 路径删除，重新添加一下就可以了。Setup,Constraints,最上面标准设计规则（setStandardvalues）点击。包含比较基础的线 的属性，（可以根据不同层不同设置）扩展的设计规则（Extendeddesignrules）:间距设置规则（Spaceingruleset）:设置各项间距的值（setvalues）设置完之后，使用网络表（Assignmenttable）设置DRC检查的选项(SetDRCmodes)线宽和过孔属性(physical(line/vias)ruleset)设计进行DRC检查项目的选项(Designconstraints)电气约束规则（Electricalconstraintsets）：ECset。在netvalues中新建一 个values可以设计走线长度，最大过孔数量，传播延时，相对传播延 时，最大并行度，阻抗，电气走线的长度。设置一个值赋给某个网络。设置约束区域（Constraintareas）:可以设置一个区域的专用规则。实例设置基础规则：打开setstandardvalues可以按照上图实例设置。padtopad设置会影响，pintopin,pintovia,viatovia打开setvalues按照上图设置。第38讲约束规则设置方法SpacingRuleset(DEFAULT默认规则),距离设置Physical（）Ruleset，线宽设置（Minneck,径状线。从焊盘中间穿过的线）Diffprimary 差分对Tjunctions T型连接在vialistproperty里面设置默认过孔可以根据网络设置属性（首先在SetValue,然后添加一个特殊规则，先键入名字，然后点击add，就可以添加特规则，同时在physcialpropetry中设置相对应的规则。在Edit，properties中先查找到同样线宽属性的网络加入到Selectedobjects中，点击apply，找到Net_Physical_Type,来设置Value属性，进入规则设置中，在Assignmenttable中，可以找到添加的设置了Value的网络，选中你设计的约束规则）也可以设置DRC检查规则。SP17.0设置方式：Edit->properties。在Find，选择net，name，点击more，将需要设置成同一物理网络规则的网络加进去，点OK，在EditProperty界面，选择Physical_Constraint_Set编辑Value设置物理网络规则组名，点击Apply。成功设置物理网络规则组。进入ConstraintManager（约束编辑器）进入Physical->PhysicalConstraintSet，选择AllLayers，编辑新建立的物理网络规则组的约束。在Net，AllLayer中将想要使用该规则的网络组的约束的ReferencedPhysicalCset属性改为该物理网络规则组名称。SP17.0设置Spacing规则：在约束管理其中点击Objects，点击Create，选择SpacingCset。输入空间规则组名字。在Spacing界面的SpacingConstraintSet中的AllLayers中编辑空间规则组的参数。然后在Net，AllLayer中选中需要改规则的网络。将ReferencedSpacingCset的属性该为该空间规则组的名称。同理还可以设置其他几个约束组的规则。第39讲线宽线距规则设置示例（时钟走线最好要比信号线粗一些，线距也宽一些，减少干扰）特殊规则设置，可以根据线规则设置。比如电源的线宽，信号线宽，时钟线宽。SpacingRulesSet也可以设置特殊规则，在Edit，properties中先查找到同样线宽属性的网络加入到Selectedobjects中，点击apply，找到Net_Spacing_Type。设置好名字，之后和线宽设置类似。SP17.0设置方式：Edit->properties。在Find，选择net，name，点击more，将需要设置成同一网络规则的网络加进去，点OK，在EditProperty界面，选择Physical_Constraint_Set编辑Value设置网络组名，点击Apply。成功设置网络组。进入ConstraintManager（约束编辑器）进入Physical->PhysicalConstraintSet，选择AllLayers，编辑新建立的网络组的约束限制。在Net，AllLayer中将想要使用该规则的网络组的约束的ReferencedPhysicalCset属性改为该网络组名称。SP17.0设置Spacing规则：在约束管理其中点击Objects，点击Create，选择SpacingCset。输入空间规则组名字。在Spacing界面的SpacingConstraintSet中的AllLayers中编辑空间规则组的参数。然后在Net，AllLayer中选中需要改规则的网络。将ReferencedSpacingCset的属性该为该空间规则组的名称。同理还可以设置其他几个约束组的规则。元件属性设置：在Properties，选择Component，选择ComponentProperties，选择General，在编辑框可以设置元件的属性，比如Fixed属性。在Reuse中可以设置Module属性。同理在Properties可以设置网络属性，等等。在GeneralProperties中可以设置网络是否显示（NoRat）。可以设置Fixed等等属性。设置元件属性的方法二：Edit->properties。在Find，选择Comporpin，name点击More，选择要设置属性的元件。点击Apply，弹出EditProperty，选择Fixed属性（元件不能移动），Hard_Location(元件重命名过程中序号不变)在Setup->Constraints->Modes中可以设置约束的开启与关闭。DRC检查设置，将相应的要设置开启和关闭的设置好。显示元件的属性：第40讲区域约束规则设置？？？？？？？？？？？？？？？？？？？？？？？？？首先在cadence17.0中的菜单栏选择setup->constraints->constraintmanager,

打开constraintmanager管理器：然后，选择physical—>region->alllayers,并在右侧栏中选中objects下的工程文件右键，在弹出的窗口中选择create—>region:然后会弹出createregion的对话框，在框中添加你一个region的名字（这个名字随便加，最好有意义，让人知道是什么），然后点击OK：此时会在type下多出一个命名为BGA_REG的rgn，设置它的规则。这里选择默认的线宽规则：这一步，这只好了再命名为BGA_REG的区域的现况规则，我们还需要这只这个区域的线距（spacing）规则，设置同线宽规则一样。点击spacing->region->alllayer,此时可以看到在region下已经有一个BGA_REG的区域了，这是我们刚才设的那个，在右边的工作区中选择默认的线距即可。接下来点击下边没的其他栏pins、vias等，同样设置为默认即可。然后回到PCB编辑窗口中，点击options选项卡，在activeclassandsuclass中选择constraintregion，subclass选择all（该区域规则对虽有曾均适用）：然后再在菜单中选择shape->rectangular(画一个矩形的shape)：此时，右边的option选项区域会多出一些选项，如下：在，assigntoregion选项中，点下拉菜单，选择刚才设置的BGA_REG区域规则。然后在需要添加区域约束的地方画一个矩形，如下在BGA的区域添加约束区域：

至此，一个BGA的区域约束规则就设置好了。我们看到，12MIL线宽的走线在BGA_REG区域中走线的线宽已经为我们设置的区域规则走线线宽8NIL：第41讲点击Setup，ElectricalConstraintSpreadsheet(约束管理器)，可以设置显示连接线。设置器件模型，加载模型库，赋予器件模型设置xnet：Analyze,SI/EMISim,Library点击Addexistinglibrary,LocalLibraryPath，找到模型库，选择文件夹，点击 OKxnet：analyre,SI/EMISim,Model为器件设置仿真模型，点击AutoSetup(添加默认 模型，电阻有默认模型)，选择要设置模型的器件，点击findmodel。删除Modelname Patten中的内容，找现有的模型，或者自己设计，点击OK。Constraintmanagerobjects显示设置重新打开ElectricalConstraintSpreadsheet(约束管理器)。发现地址和数据线有变化，可 以在Object中设置显示滤波器，选择Type选择Xnet，将要显示的加上。创建总线选中所有的地址总线，右键选择Creat，Bus。给总线设置名字，点击OK。就会将所有该总线的网络放在同一个总线下面。类似创建数据总线。SP17.0操作步骤：首先先要设置需要设置模型的网络使其显示，添加模型库：点击Analysis，选择ModelBrowser，选择DMLModels。点击Analysis，ModelAssigment，点击OK，点击是，进入SignalModelAssignment对话框。点击AutoSetup，可以将默认的模型加入。没有模型的元器件，可以点击元件选择Findmodel，跳出SIModelBrower对话框，将ModelNamePattern中的默认模型名删掉，然后到现有的模型中找到该元件的模型。然后关闭模型添加的对话框。打开约束管理器。在Electrical，net，Routing，Wiring中操作。创建NetGroup，选中线，右键单击选择CreatNetGroup。SPB16.6后用NetGroup代替Bus。第42讲设置拓扑约束（方法1）地址总线的设置。显示网络，display，showRat，net。在约束管理器中的Wiring中，选中要显示的网络，右键单击选中Select。编辑总线拓扑结构：Logic,netSchedule，点击一个引脚，移动，然后右键单击，选中InsertT，，左键点击放置位置，然后点击第二个连接点，回到t型点点击，在到第三个 点点击。（总线到两个芯片的管脚位置尽量相等，效果比较好）在约束管理器中，右键单击编辑的总线，选中Creat，选中Ecset。（创建一个Ecset）选中其他的总线，右键单击，选中ElectricalCsetReferences,选中刚才创建的Ecset。点击OK。如果有红色显示，表示拓扑结构不匹配。点击AllConstraints，User-Defined（打开设置的Ecset），选中设置的Ecset，右键打开Sigxplorer。提取设置的拓扑结构（进行拓扑结构的约束设置），点击Set，Constraints，选中wiring，在Schedule中选中Template，在Verify中选中Yes。点击OK。选中ConstraintManager（更新约束管理器）。会自动检查是否匹配。或者在Analyze，Analysismodes，在StubLength、net选择on，设置自动DRC检查。SPB17.0设置方法：设T型连接点：Logic,netSchedule，点击一个引脚，移动，然后右键单击，选中InsertT，，左键点击放置位置，然后点击第二个连接点，回到t型点点击，在到第三个 点点击。（总线到两个芯片的管脚位置尽量相等，效果比较好）设置完成之后在Wiring中可以看到Schedule栏有userDefine，表示是自己设置的拓扑结构。在Wriing中找到设置拓扑的那个Xnet，右键单击选择creat，选择ElectricalCSet，创建一个ECset，编辑ECset名称点击OK。在ElecrtricalComstraintSet中可以看到自己设置的Ecset。SPB17.0SigXplorer设置有问题。？？？？？？？？？SigXplorer的更新也有问题。在设置好Ecset后会自动进行DRC检查，不需要进入SigXplorer。是因为电阻电容的模型出现了问题。第43讲设置拓扑约束（方法2）、首先选择要显示的网络，打开约束管理器，右键点击要编辑的网络，选择SigXplorer。就会显示现在的拓扑结构，在界面中编辑需要的拓扑结构，选择SetOptionpin，点击一个管脚（表示该管脚是可选的，可能有也可能没有）。点击Set，Constraints，选中wiring，在Schedule中选中Template，在Verify中选中Yes，点击OK。选中ConstraintManager（更新约束管理器）。第44讲线长约束设置打开约束管理器。选择定义过的拓扑规则（在AllConstrains，User-Defined），选择SigXplorer。点击Set，Constraints，选择PropDelay(设置线长)，From选择芯片，to到的芯片。RuleType选择Length，在设置长度里加入长度限制，点击Add，点击Apply，OK。更新约束管理器。第45讲相对延迟设置既等长设置。选中编辑过的拓扑结构，选择SigXplorer。点击Set，Constraints，RelPropDelay。设置T型分支约束，点击new，设置约束名字，From（t型节点）TO（其中一个芯片），Scope选择Local（T型连接点两分支等长），TolType选择长度，Tolerance设置允许误差，点击Add。再点击new，将名字改为与原先上一个T型约束一样的名字，From（t型节点）TO（另一个芯片）Scope选择Local（T型连接点两分支等长），TOlType选择长度，Tolerance设置允许误差。点击Apply，点击OK。设置数据线等长。点击Set，Constraints，RelPropDelay，点击New，From（一个芯片）To（另一个芯片）Scope选择Global，TolType选择长度，Tolerance设置允许误差。点击Add。点击Apply，点击OK，更新约束管理器。在约束管理其中的Net，Routing，RelativePropagationDelay中可以看到约束的设置。第46讲差分规则设置打开约束管理器，选择需要设置的差分对信号。选中两个网络之后，右键单击选中Create，Differentialpair。可以自己设置差分对名字，点击Creat。在Setup中选中Constraints（线宽线距约束管理器），选择SetValues。在primsrygap和neckgap可以设置。在约束管理器中的Net，Routing，Differentialpair中到可以设置相关属性Tolerance（差分对的长度差最大允许），该方式设置具有最高优先级。设置好后，在连接其中一条线时，另一条线也会一起布线。方式二：选择Logic，AssignDifferentialPair，在Net中选中差分对的两个网络。设置名字，点击Add，Apply，OK，（创建好差分对）。在Set，Constraints（线宽，线距设置）中设置，点击Electiaclconstraintsets，点击DiffairValues，点击new，创建ECset（差分规则），编辑名字，点击OK，设置Ecset的规则值，点击Apply。然后在Assign的标签下，将选中的规则赋，差分对，点击Apply，点击OK。（这种方式比较常用）SPB17.0设置方法：在约束管理器的Wiring中选中两个差分网络，右键单击选择Create，Differentialpair。在对话框中设置差分对名字，点击Create。在约束管理器中会出现DiffPairs组，组下面有刚刚设置的差分对组。在Physcial（物理规则设置）的Net下面可以找到该差分对，设置差分参数。在Spaceing（空间设置）的Net找到该差分对，设置差分空间属性。方法二：选择Logic，AssignDifferentialPair，弹出AssignDifferentialpair对话框，选择两个网络，设置好差分对名，点击add，Apply，OK。在约束管理器中就可以看到设置的差分对，对差分对进行类似设置就可以了。差分对的删除：选择Logic，AssignDifferentialPair，选中差分对，点击Delete，点击Apply，点击OK。第47讲布线准备布线准备：设置颜色Display/Color,设置各个Class和SubClass的颜色2.布线准备：特殊方式显示电源网络的飞线EditPropetry，选中电源网络，Apply，选中 RatsnestSchedule,在RatsnestSchedule选择POWER_AND_GROUND，点击Apply， OK。3.布线准备：网络的高亮设置Display/Color，在Display的Class中可以设置高亮颜色。在Display中选中HighLight，选中一个网络，即可高亮显示。DehighLight不 高亮。在Setup，UserPreferences，在Display中Display_nohilitefont打钩。设置高亮 模式4.布线准备：DRC标记显示方式在Setup，UserPreferences，在Display中display_drcfill 选择显示方式。5.布线准备：布线栅格点设置布线设置小一些的栅格点，易于布线。6.布线准备：飞线显示的开关在Display中的ShowRats中选择显示的飞线，BlankRats关 闭显示飞线7.布线准备：用不同的颜色同时高亮不同的网络DisplayHighlight，find里面选中net，关 闭其他，在Option选择显示颜色，回到画图页面，选择网络。SPB17.0设置：相同。2、相同。3、设置基本相同，但是要高亮显示不同颜色，需点击Display，assignColor，即可。4、基本相同，在Display下的Visual中找到display_drcfill。5、相同6、相同，同时可以在约束编辑器中，Properties下面的Net，General中将NoRat栏 选择On可关闭该网络的显示。7、相同。第48讲BGA零件的自动扇出Route，FanoutByPick，在Find点击Alloff选择Comps（元件），在画图页面中选中要扇出的元件。关闭电源线的Physical的电源属性暂时关闭，使用FanoutByPick，就可以将 电源线也扇出。右键单击在Setup中可以设置Fanout进行设置，可以设置方向，可以设置设 置过孔的位置，引出线长度，栅格点。在自动布线中有自己的栅格点，进行设置。SPB17.0设置：选择Rount，CreateFanout，选择需要扇出的元件，实现扇出功能。、扇出设置？？？？？？第49讲手工布线、控制面板中内容解释Rount，Connect，连线。在Option中（Act走线层，Alt，打过孔时打到的层，Via当前 网络默认的过孔类型）也可以多根线，选择Connect然后选中多根线连接LineLock:选择转角类型。Miter：转角线型的尺度设置。Fixed固定转角尺寸。Min最小转角尺寸。Radius：设置弧形转角半径。Fixed，固定半径，MIn最小半径LineWidth设置线宽。Bubble：设置走线遇到障碍物的操作。Gridelss：走线不需要再栅格点上。SnaptoConnectpoint:自动从引脚的中心引线出来。SPB17.0：一致第50讲走线1.走线：拉线：将LineLock设置为off可以任意角度走线。2.走线：加过孔：换层(双击加过孔)，右键addvia，右键单击（S）3.走线：控制线宽：在Linewidth设置线宽。4.走线：推挤、抱紧：Hugonly设置为抱紧，走线会一直靠着障碍走线。ShovePreferred可以推挤已经布好的线。5.走线：抓焊盘；勾选SnaptoConnectpoint，自动连接引脚中心。6.走线：替换走线：勾选Replaceetch，自动替换走线。7.走线：自动完成：连线时引出线，布线快完成时，右键单击，选择Finsh，自动连接。8.走线：控制出线方向右键选择 Toggle可以选择出线的方向。SPB17.0：一致第51讲群组布线RouteConnect，框住要一起布线的网络。RouteConnect，右键单击，选择TempGroup，选中要一起布线的网络。点击右键Done， 就可以进行群组连线。群组布线时的设置：布线时右键单击，选择RountSpacing进行线距设置。右键选择changeContralTrace更换控制线，执行之后点击需要选择的控制线，就 可以更改点击之后的为控制线。右键单击，选择SingleTraceMode可以对控制线进行单独布线，用于有单独某根 线遇到障碍需要单独布线的情况。布好之后，右键单击，取消刚才的设置，就可以 继续群组布线。SPB17.0：选择Rount，Connect，在PCB界面右键单击，选择TempGroup，框中需要一起走线的网络，选择Done，就可以群组布线。群组布线设置与15.7一致。第52讲布线时信息显示布线时显示延迟以和相对延迟信息Setup，userPreferences，Etch，allegro_dynam_timing改为on。allegro_dynam_timing_fixdpos打钩，将显示窗口固定在 右侧。Dly：延时时间，当变为绿色时，表示满足约束规则。黄色的表示可以调整的范围 内。靠右侧显示，表示过长。靠左侧显示，表示过短，会显示小多少长度。RDly：相对延时动态显示走线长度Setup，userPreferences，Etch，allegro_etch_length_on打钩。显示布线的长度。SPB17.0未找到相关显示功能。在Route，Connect中设置之后还是不能显示。第53讲差分布线方法对于差分对，点连接就能直接选中两个差分对。（差分线等长比 等距重要很多）1.伴随走线：一般都是伴随着走线2.单根走线模式：右键单击，选择SingleTraceMode可以对控制线进行单独布线另一根也需要时，保持SingleTraceMode，右键选择next。取消SingleTraceMode，就可以让其变为伴随走线。添加过孔：右键单击，选择ViaPattern设置过孔方式，点击addvia，就可以添加过孔。自动分离与靠拢Option内容和普通连线没有多大区别。RountSlide进行修线，在修一条线的时候，另一条线伴随走线。Option中勾选Viassegments，可以对过孔进行调整为位置。在Find中只选中via也可以。实现过孔调整。SPB17.0：类似。第54讲两种高速布线形式含T形连接点的网络走线方法：setup，Drawingoption设置T型连接点的大小。将t型 连接点作为虚拟引脚使用。在使用RountSlide进行修线时，option中勾选Tswithsegments时可以修改T型连接点， 不勾选不改动T型连接点。如果在Find里面只选中Tseg时，可以对T型连接点进行 改动。蛇形走线方法：Rount，DelayTune在Option中的Style是设计走线方式的。对已经画好的线，拉出一个方框，就可以画出蛇形走线，使用蛇形走线时 注意右边的延时和相对延时，使其满足要求。Centered：以画好的线为中心，对称的蛇形走线。Gap：走线之间的间距。表示的是线宽的倍数。一般用默认3倍间距。Coiners:设置蛇形走线的拐角和形状。修线：RountSlide，在Find中选中Clines可以选中同一个连接网络的线，ClineSegs，选 中连接线中框住的部分。CustomSmooth：平滑走线。（不好用）MiterByPick：转角修改。SpreedBetweenVoids:使信号线自动避让过孔挖空铜层的区域。可以设置信号线避 让过孔的距离。Gloss：（不常用，不好用）。SPB17.0:1、相同相同基本相同。第55讲铺铜操作Shape，选择形状，进行铺铜。SPB17.0铺铜设置：Shape，GlobalDynamicParameters，一般使用Rough。Shape，形状，在Option，选中Etch，选择层。Type：铺铜类型（DynamicCopper）。 选择铺铜网络，1.内电层铺铜2.外层铺铜3.编辑shape的边界：选择shape，EditBoundary，在边界上选取一点，然后在选一个终点， 就可以编辑边界。Edit，delet，Find中选中Shape，删除覆铜。4.指定网络shape,SelectShapeorvoid,点击铜皮，右键选择AssignNet，再在Option中的 Assignnetname中选中网络，然后右键done。5.手工void：shape，Manualvoid，选择挖空形状。在铜片上设计挖空区域。6.删除孤岛：Shape，DeleteIslands，在Option中，选择层，点击Deletealllayer。可以删除 孤岛，右键Done7.铺静态铜皮：Shape，选择形状。在Option中，Type中选择Staticsolid。然后在图上画。8.铜皮的合并：Shape,mergeShapes,逐个点击要合并的铜片，就可以合并同一个网络的铜片。铜皮的合并：只要合并同一网络的铜皮，只能合并同为静态，或者同为动态的铜皮。SPB17.0:使用：基本相同。第56讲电源层分割高亮显示电源网络。先设置颜色，然后在find里面选择net，more找到相应的电源网络，点击Apply，然后回到option中重新选择一个网络，在Find里面找到要高亮的网络，取消前一个网络，Apply。依次类似操作。最后Done。Add，line，然后在Option中选中AntiEtch，选择层，选择转角，选择线宽（20mil）。芽茶达到24V一般要40mil。为了不出问题，将电源分割线拉出到板框之外。分割线一 定要封闭。画完线后进行铜片分割。Edit，SplitPlane，Create，选择分割的层，选择Dynamic（动 态的）点击Create，高亮显示让你设置的铜皮，然后设置网络，点击OK。处理孤岛。注意：如果在Power层有电源分割之后，在其附近的两层最好不要有电源层的铜皮。比如，如果POWER层下面一层是Botton层，在Power层分割好之后，在Botton层， 最好不要有电源层的铜皮，这样会增加电源之间的耦合，增加噪声。如果要在Botton 上加铜皮，需要在Power层和Botton层之间加一块地层。第57讲后处理：重新编号，backannotate，查看报告，数据库检查等杂散操作。PCB中重新编号：Logic，AutoRenameRefdes，Rename，More中设置重新编号的参数。勾选PreserveCurrentPrefixes（保留前缀），RefedsDigits编号位数点击Close，然后点击Remane，就可以重新编号。最好在设计约束规 则之前就做这个处理。原理图的回注：Tools，Backannotate，PCBEditor，设置好电路板路径，点击upaete Schematic就可以了。查看报告：Tools，Report/QuickReports，检查是否有遗漏布线:UnconnectedpinsReport 关于铜皮的报告：ShapeDynamicState（看是否为Smooth（已更新），可以到Setup， Drawing Option，勾选Smooth，点击UpdatetoSmooth更新动态铜皮）Shapeislands:铜皮孤岛，ShapeNonet：未给网络的铜皮DesignrulesCheckReport:DRC状态检查更新DRC状态：Tools，UpdateDrc数据库检查：DatabaseCheck，勾选UpdateallDRC，CheckShapeOutlines，点击Check。检查完后点击Viewlog，看检查结果。SPB17.0使用：基本类似。其中：Shape的状态可以从quickreport中找到，shape的Smooth更新：打开shape->GlobalDynamicShapeParameters，将状态改为smooth，然后点击apply。点击ok。第58讲丝印处理先关闭电气层，在Manufacturing中打开AutoSilk_Top和Autosilk_Botton的显示，Apply。生成丝印：Manufacture，Silkscreen设置，默认设置，点击Silkscreen。Edit，Change，find里面选中Text，option中Linewidth线宽，TextBlock字体大小，然 后圈中所有的文字。使用Move指令调节丝印位置。加入文字说明：Add，text。在Option中选择Manufacturing，选择Aut