高二物理竞赛课件电路中MSI二进制译码器应用举例

电路中MSI二进制译码器应用举例电路中MSI二进制译码器应用举例⒈用二进制译码器实现组合逻辑函数

(ImplementingLogicFunctionsUsingDecoders)

因为n-2n二进制译码器的输出对应于n变量函数的2n个最小项，所以可以借用此器件来实现任何组合逻辑函数。N0N1N2N3½74LS1391G1A1B1Y21Y01Y11Y3EN1/EN2/EN3/EN0~7/EN8~15N4U1/EN16~23/EN24~31/DEC0/DEC1/DEC2/DEC4/DEC6/DEC5/DEC7/DEC27/DEC30/DEC29/DEC31U2/DEC3/DEC26/DEC2874LS138G1AY2Y0Y1Y3Y4Y5Y6Y7BCG2AG2B74LS138G1AY2Y0Y1Y3Y4Y5Y6Y7BCG2AG2BU5/DEC25/DEC24总的级联译码器的输出逻辑表达式为式中mi为N4N3N2N1N0

的对应最小项。/DECi=EN1+/EN2+/EN3+mii=0~31

此例中的树形结构又称为二级译码，速度较前例4-16译码器的一级译码要慢。当n数更大时，可以采用树形结构的多级译码方案。例设计一个9-512二进制译码器。95129-512译码器例1用译码器74LS138实现F(x,y,z)=∑m(1,4,6,7)逻辑图如下所示：74LS138G1AY2Y0Y1Y3Y4Y5Y6Y7BCG2AG2B&Fzyx+5V74LS20R例2设计一个一位全加器。设：Ci-1yixiSiCi0000010100111001011101110010100110010111由真值表得到Si=∑m3(1,2,4,7)Ci=∑m3(3,5,6,7)输入端分别为：被加数输入xi、加数输入yi、低位向本位的进位输入Ci-1输出端分别为：本位的和输出Si

本位向高位的进位输出Ci则一位全加器的真值表如下所示。由一片74LS138和一片74LS20组成的一位全加器。

74LS138G1AY2Y0Y1Y3Y4Y5Y6Y7BCG2AG2B≥1sixiyiCi-1+5V½74LS20ci≥1½74LS20一位全加器逻辑图RSi=∑m3(1,2,4,7)Ci=∑m3(3,5,6,7)⒉将译码器作为数据分配器(Demultiplexers)⑴数据分配器工作原理如图所示为四路数据分配器的等效说明电路和逻辑图。逻辑图Y3Y2Y1Y0A1A0I等效电路Y3Y1Y2IY0四输出多路分配器逻辑符号图中：Y31A111A01I&&&&Y2Y1Y0逻辑符号1表达式为：Yi=I其中：i为地址码An－1……A0的十进制值。I：传送数据输入端；A1，A0：地址码输入端；Y3，Y2，Y1，Y0：输入的数据通道这种分配器被称为“1~4多路分配器”。⑵用二进制译码器作为数据分配器例1用1/274LS139作为四输出数据分配器。74LS1391G2G1A1B2B2A1Y21Y02Y02Y12Y22Y31Y11Y3A0IA1数据输出将使能端G作为传送数据输入端，即I接至G端；将地址输入端作为地址码输入端，即A0位接A地址端；A1位接B地址端。则：/Yi=Ii为地址码A1A0的十进制数例2用74LS138作为八输出数据分配器将G作为数据输入端，G2A、G2A端接地；将地址端CBA分别接地址码A2A1A0位。则：

yi=Ii为地址码A2A1A0的十进制数74LS138G1AY2Y0Y1Y3Y4Y5Y6Y7BCG2AG2BIA0A1A2数据输出“1”例一个8位输入、3位输出的编码器。设计一个8-3二进制编码器。输入:I0~I7，输出:Y0~Y2I7I6I5I4I3I2I1I0Y2Y1Y00000000100000000010001000001000100000100001100010000100001000001010100000011010000000111①简化