《数字电子技术 》课件第9章

2.实训设备和器件

实训设备：万用表，示波器，信号源，直流电源。实训器件：面包板一块，DAC0832一片，运算放大器741一片，计数器74LS161两片，导线若干。

3.实训电路图

实训电路图如图9.1所示。图9.1实训9电路图

4.实训步骤与要求

1）预习

查集成电路手册，了解74LS161、DAC0832和741的功能，确定74LS161、DAC0832的管脚排列，了解各管脚的功能。

2）连接电路

按图9.1在实验板上安装好实验电路，检查电路连接，确认无误后再接电源。注意不要将引脚接错。

3）74LS161功能测试

74LS161是一个4位二进制计数器，其功能在前面章节中已经介绍过，在本实训中由2片74LS161构成一个8位二进制计数器。首先测试该计数器是否正常工作。在脉冲输入CP端接信号源，调整信号源的频率到10kHz左右，幅度大于2V。用示波器的一个探头测量CP信号，另一个探头依

次测量DAC0832的DI0~DI7的波形（即计数器的8位二进制输出信号），观察示波器上显示的两个波形的频率关系。DI0的信号波形频率应为CP的二分频，DI1的频率为CP的

四分频，DI2为CP的八分频，依此类推。如果测试正确，说明由两片74LS161构成的8位二进制计数器工作正常。

4）DAC0832功能测试

DAC0832是实现D/A转换的器件。用示波器测量运放741的输出信号，记录输出波形的形状、频率和幅度。如果电路工作正常，其输出应为一个锯齿波。

改变输入脉冲CP的频率，观察输出波形的频率变化；改变数模转换器DAC0832第8脚UREF的大小，观察输出波形的幅值变化情况。

5.实训总结与分析

对以上实训，可作以下分析：

（1）两片74LS161构成了一个8位二进制计数器，随着计数脉冲的增加，计数器的输出状态也从00000000~11111111变化，计数满11111111时，又从00000000开始。通过前面章节的学习，可以知道，计数输出的每一位应为计数脉冲CP的2n+1分频（n为0~7）。（2）DAC0832将计数器输出的8位二进制信息转换为模拟电压。当计数器全为“1”时，输出电压uO=Umax，下一个计数脉冲到来时，计数器全为“0”，输出电压uO=0。显然，计数器输出从00000000变到11111111，数模转换器就有28=256个递增的模拟电压输出，用示波器观察到的输出波形就是如图9.2所示的锯齿波。（3）输出锯齿波的频率f0和计数脉冲频率fCP的关系为f0=fCP/256。因为每256个CP脉冲，计数器从00000000~

11111111变化一次，输出模拟电压就从0到Umax变化一次，所以二者具有上述关系。（4）输出锯齿波的幅值与D/A转换器的输入参考电压UREF有关。DAC0832是由倒梯形电阻网络构成的D/A转换器，外接的运放741将0832转换后的电流输出转换为电压输出，输出电压与参考电压UREF成正比。图9.2实训9输出波形9.1A/D转换的基本原理和类型

图9.3所示为一个典型的数字控制系统框图。可以看出，A/D转换（模拟/数字转换）和D/A转换（数字/模拟转换）是现代数字化设备中不可缺少的部分，它是数字

电路和模拟电路的中间接口电路。图9.3典型的数字控制系统9.1.1A/D转换的基本原理

1.采样与保持

模拟信号的采样过程如图9.4所示。其中,uI（t）为输入模拟信号，uO（t）为输出模拟信号。采样过程的实质就是将连续变化的模拟信号变成一串等距不等幅的脉冲。图9.4信号的采样过程一般，采样器和保持电路一起总称为采样保持电路。图9.5（a）是常见的采样保持电路，图（b）是采样保持的示意图。开关S闭合时，输入模拟量对电容C充电，这是采样过程；开关S断开时，电容C上的电压保持不变，这是保持过程。图9.5采样保持电路及波形

2.量化与编码

采样保持电路的输出，即量化编码的输入仍然是模拟量，它可取模拟输入范围里的任何值。如果输出的数字量是3位二进制数，则仅可取000~1118种可能值，因此用数字量表示模拟量时，需先将采样电平归一化为与之接近的离散数字电平，这个过程称作量化。由零到最大值（Umax）的模拟输入范围被划分为1／8，2／8,…，7／8共23－1个值，称为量化阶梯。而相邻量化阶梯之间的中点值1/16，3/16，…，13/16称为比较电平。采样后的模拟值同比较电平相比较，并赋给相应的量

化阶梯值。例如，采样值为（7／32）Umax，相比较后赋值为（2／8)Umax。9.1.2A/D转换器的类型

1.直接ADC

1）并行ADC

图9.6是输出为三位的并行A/D转换的原理电路。8个电阻将参考电压分成8个等级，其中7个等级的电压分别作为7个比较器的比较电平。图9.6三位并行A/D转换原理电路比较器的输出状态由D触发器存储，并送给编码器，经过编码器编码得到数字输出量。表9.1为该电路的转换真值表。对于n位输出二进制码，并行ADC就需要2n－1个比较器。显然，随着位数的增加所需硬件将迅速增加，当n>4时，并行ADC较复杂，一般很少采用。因此并行ADC适用于速度要求很高，而输出位数较少的场合。

2）逐次比较型ADC

逐次比较型ADC，又叫逐次逼近ADC，是目前用的较多的一种ADC。图9.7为4位逐次比较型ADC的原理框图。它由比较器C、电压输出型DAC及逐次比较寄存器（简称SAR）组成。其工作原理描述如下。图9.7四位逐次比较型ADC原理框图首先，将逐次比较寄存器的最高位B1置为“1”，并输入到DAC，经DAC转换为模拟输出UREF/2，该量与输入模拟信号在比较器中进行第一次比较。如果模拟输入大于DAC输出，则B1=1在寄存器中保存；如果模拟输入小于DAC输出，则B1被清除为0。然后SAR继续令B2为1，连同第一次比较结果，经DAC转换再同模拟输入比较，并根据比较结果，决定B2在寄存器中的取舍。

图9.8为上述转换过程的时序波形。图9.8四位逐次比较型ADC转换时序波形

2.间接ADC

1）双积分型

图9.9为双积分型ADC的电路图，该电路由运算放大器C构成的积分器、检零比较器C1、时钟输入控制门G、定时器和计数器等组成。下面分别介绍它们的功能。图9.9双积分型ADC电路图积分器：由集成运放和RC积分环节组成。其输入端接控制开关S1。S1由定时信号控制，可以将极性相反的输入模拟电压和参考电压分别加在积分器，进行两次方向相反的积分。其输出接比较器的输入端。检零比较器：其作用是检查积分器输出电压过零的时刻。当uO＞0时，比较器输出uC1=0；当uO＜0时，比较器输出uC1=1。比较器的输出信号接时钟控制门的一个输入端。时钟输入控制门G：标准周期为TCP的时钟脉冲CP接在控制门G的一个输入端；另一个输入端由比较器的输出uC1进行控制。当uC1=1时，允许计数器对输入时钟脉冲

的个数进行计数；当uC1=0时，禁止时钟脉冲输入到计

数器。定时器、计数器：计数器对时钟脉冲进行计数，当计数器计满（溢出）时，定时器被置1，发出控制信号使开关S1由A接到B，从而可以开始对UREF进行积分。其工作过程可分为两段，如图9.10所示。图9.10双积分型ADC波形图第一段对模拟输入积分。此时，电容C放电为0，计数器复位，控制电路使S1接通模拟输入uI，用集成运算放大器C构成的积分器开始对uI积分，积分输出为负值，

uC1输出为1，计数器开始计数。计数器溢出后，发出控制信号使S1接通参考电压UREF，积分器结束对uI积分。这段的积分输出波形为一段负值的线性斜坡，积分时间为T1=2nTCP，n为计数器的位数。因此该阶段又称为定时积分。第二段对参考电压积分，又称定压积分。因为参考电压与输入电压极性相反，可使积分器的输出又以斜率相反的线性斜坡恢复为0。回0后结束对参考电压积分，比较器的输出uC1为0，通过控制门G的作用，禁止时钟脉冲输入，计数器停止计数。此时计数器的计数值D0~Dn－1就是转换后的数字量。此阶段的积分时间为T2=NiTCP，Ni为该定压积分段计数器的计数个数。输入电压uI越大，Ni越大。

2）电压/频率转换器

电压/频率转换器（VFC）是根据电荷平衡的原理，将输入的模拟电压转换成与之成正比的频率信号输出。把该频率信号送入计数器定时计数，就可以得到与输入模拟电压成正比的二进制数字量。因此，VFC可以作为A/D转换器的前置电路，实现模拟到数字量的转换，它是一种间接ADC。

9.2D/A转换的基本原理和类型

9.2.1D/A转换的基本原理

图9.11为数模转换的示意图。D/A转换器将输入的二进制数字量转换成相应的模拟电压，经运算放大器A的缓冲，输出模拟电压uO。图9.11数模转换的示意图图中,D0~Dn－1为输入的n位二进制数字量（其十进制最大值为2n－1），D0为最低位（LSB），Dn－1为最高位（MSB），uO为输出模拟量，UREF为实现转换所需的参考电压（又称基准电压）。三者应满足下列关系式：其中,X=Dn－12n－1+Dn－22n－2+…+D121+D020为二进制数字量所代表的十进制数。所以,例如当n=3、参考电压为10V时，D/A转换器输入二进制数和转换后的输出模拟电压量如表9.2所示。通过实训9，我们也看到，当二进制数增加时，示波器显示的模拟输出电压将增加。9.2.2D/A转换器的类型

1.权电阻DAC

4位二进制权电阻DAC的电路如图9.12所示。图9.12权电阻DAC电路原理图输入数字量D3、D2、D1和D0分别控制模拟电子开关S3、S2、S1和S0的工作状态。当Di为“1”时，开关Si接通参考电压UREF，反之当Di为“0”时，开关Si接地。这样流过所有电阻的电流之和I就与输入的数字量成正比。求和运算放大器总的输入电流为若运算放大器的反馈电阻Rf=R/2，由于运算放大器的输入电阻无穷大，所以If=i，则运算放大器的输出电压为对于n位的权电阻D/A转换器，其输出电压为由上式可以看出，二进制权电阻D/A转换器的模拟输出电压与输入的数字量成正比关系。当输入数字量全为0时，DAC输出电压为0V；当输入数字量全为1时，DAC输出电压为。

2.倒T型DAC

图9.13为4位R-2R倒T型D/A转换器。此DAC由倒T型电阻网络、模拟开关和运算放大器组成，其中，倒T型电阻网络由R、2R两种阻值的电阻构成。输入数字量D3、D2、D1和D0分别控制模拟电子开关S3、S2、S1和S0的工作状态。当Di为“1”时，开关Si接通右边，相应的支路电流流入运算放大器；当Di为“0”时，开关Si接通左边，相应的支路电流流入地。图9.134位R-2R倒T型D/A转换器根据运算放大器虚短路的概念不难看出，分别从虚线A、B、C、D向右看的二端网络等效电阻都是2R，所以其中，IREF为基准电压UREF输出的总电流,即IREF=UREF/R。假设所有开关都接右边，则有：由于输入的二进制数控制模拟开关，Di=1表示开关接通右边，故有：推广到n位，则有：若Rf=R，则运算放大器C的输出为

3.电流激励DAC

上述几种DAC中，模拟开关的导通电阻都串接于各支路中，这就不可避免地要产生压降，而引起转换误差。

为了克服这一缺点，提高DAC的转换精度，又出现了电流激励DAC，图9.14是其基本工作原理电路图。图9.14电流激励DAC工作原理图在原理图9.14中，电阻网络被呈二进制“权”关系的恒流源所代替，输入数字量D0、D1、D2通过模拟开关S0、S1、S2分别控制相应的恒流源连接到输出端或地。由于

采用恒流源，所以模拟开关的导通电阻对转换精度无影响。容易得出，这时的输出电压为

9.3常用集成ADC简介

9.3.1集成ADC简介

1.ADC0809

ADC0809是一种逐次比较型ADC，它是采用CMOS工艺制成的8位8通道A/D转换器，采用28只引脚的双列直插封装，其原理图和引脚图分别如图9.15(a)、(b)所示。图9.15ADC0809原理图和引脚图(a)原理图；(b)引脚图电阻阶梯和开关树是ADC0809的特点。ADC0809与一般逐次比较ADC的另一个不同点是，它含有一个8通道单端信号模拟开关和一个地址译码器，地址译码器选择8个模拟信号之一送入ADC进行A/D转换，因此适用于数据采集系统。表9.3为通道选择表。图9.15（b）中各引脚功能如下：

（1）IN0~IN7是8路模拟输入信号；

（2）ADDA、ADDB、ADDC为地址选择端；

（3）2－1～2－8为变换后的数据输出端；

（4）START（6脚）是启动输入端，输入启动脉冲的下降沿使ADC开始转换。脉冲宽度要求大于100ns；（5）ALE（22脚）是通道地址锁存输入端。当ALE上升沿来到时，地址锁存器可对ADDA、ADDB、ADDC锁定，为了稳定锁存地址，即为了在ADC转换周期内使

模拟多路器稳定地接通在某一通道，ALE脉冲宽度应大于100ns。下一个ALE上升沿允许通道地址更新。（6）OE（9脚）为输出允许端，它控制ADC内部三态输出缓冲器。当OE=0时，输出端为高阻态，当OE=1时，允许缓冲器中的数据输出。

（7）EOC（7脚）是转换结束信号，由ADC内部控制逻辑电路产生。EOC=0表示转换正在进行，EOC=1表示转换已经结束。因此EOC可作为微机的中断请求信号或查询信号。

2.MC14433

1）电路框图及引脚说明

MC14433原理电路图和引脚图如图9.16所示。该电路包括多路选择开关,CMOS模拟电路，逻辑控制电路，时钟和锁存器等。它采用24只引脚，双列直插封装。它与国产同类产品5G14433的功能、外形封装、引脚排列以及参数性能等均相同，可以替换使用。图9.16MC14433原理图和引脚图各引脚的功能说明如下：

Uag：模拟地，作为输入模拟电压和参考电压的参考点。UREF：参考电压输入端。当参考电压分别为200mV和

2V时,电压量程分别为199.9mV和1.999V。

R1，R1/C1，C1：外接电阻、电容的接线端。

C01，C02：补偿电容C0接线端。补偿电容用于存放失调电压，以便自动调零。

DU：控制转换结果的输出。DU端送正脉冲时，数据送入锁存器，反之，锁存器保持原来的数据。

CP1：时钟信号输入端。使用外部时钟信号时由此输入。CP0：时钟信号输出端。在CP1和CP0之间接一电阻RC，内部即可产生时钟信号。

VEE：负电源输入端。

VSS：电源公共地。

EOC：转换结束信号。正在转换时为低电平，转换结束输出一个正脉冲。

OR：溢出信号输出，溢出时为0。

DS1~DS4：输出位选通信号。DS4为个位，DS1为千位。Q0~Q3：转换结果的BCD码输出，可连接显示译码器。VDD：正电源输入端。

2）工作原理

MC14433是双积分的A/D转换器。双积分式的特点是线路结构简单，外接元件少，抗共模干扰能力强，但转换速度较慢。

MC14433的逻辑部分包括时钟信号发生器、4位十进制计数器、多路开关、逻辑控制器、极性检测器和溢出指示器等。时钟信号发生器由芯片内部的反相器、电容以及外接电阻RC构成。RC通常可取750kΩ、470kΩ、360kΩ等典型值,相应的时钟频率f0依次为50kHz、66kHz、100kHz。采用外部时钟频率时，不得接RC。计数器是4位十进制计数器，计数范围为0~1999。锁存器用来存放A/D转换结果。

MC14433输出为BCD码，4位十进制数按时间顺序从Q0~Q3输出。DS1~DS4是多路选择开关的选通信号，即位选通信号。当某一个DS信号为高电平时，相应的位被选通，此刻Q0~Q3输出的BCD码与该位数据相对应，如图9.17所示。图9.17EOC和DS1～DS4信号时序图由图可见，当EOC为正脉冲后，选通信号就按照DS1（最高位，千位）→DS2（百位）→DS3（十位）→DS4（最低位，个位）的顺序选通。选通信号的脉冲宽度为18个时钟周期（18TCP），相邻的两个选通信号之间有2TCP

的位间消隐时间。这样在动态扫描时，每一位的显示频率为f1=f0/80。若时钟频率为66kHz，则f1=800Hz。若采用外部时钟，就不接RC，外部时钟由CP1输入。使用内部时钟时RC的选择前面已有叙述。积分电阻R1和积分电容C1的取值和时钟频率的电压量程有关。若时钟频率为66kHz，C1=0.1μF，量程为2V时，R1取470Ω；量程为200mV时，R1取27kΩ。失调补偿电容C0推荐值为

0.1μF。DU端一般和EOC短接，保证每次转换的结果都被输出。实际应用中的ADC还有很多种，读者可根据需要选择合适的模拟输入量程、数字量输出位数均合适的A/D转换器。现将常见的集成ADC列于表9.4中。9.3.2ADC的应用实例

图9.18是以MC14433为核心组成的3（1／2）位数字电压表的电路原理图。图中用了4块集成电路:MC14433用作A/D转换;CC4511为译码驱动电路(LED数码管为共阴极)；MC1403为基准电压源电路；MC1413为七组达林顿管反相驱动电路。DS1~DS4信号经MC1413缓冲后驱动各位数码管的阴极。图9.183(1/2)位数字电压表电路原理图

MC1403的输出接至MC14433的UREF输入端，为后者提供高精度、高稳定度的参考电源；

CC4511接收MC14433输出的BCD码，经译码后送给4个LED七段数码管，四个数码管的a~g分别并联在一起；MC1413的4个输出端O1~O4分别接至四个数码管的阴极，为数码管提供导电通路，它接收MC14433的选通脉冲DS1~DS4，使O4~O1轮流为低电平，从而控制4个数码管

轮流工作，实现所谓扫描显示。电压极性符号“－”由MC14433的Q2端控制。当输入

负电压时，Q2=0，“－”通过RM点亮；当输入正电压时Q2=1，“－”熄灭。小数点由电阻Rdp供电点亮。当电源电

压为5V时，RM、Rdp和7个限流电阻的阻值约为270~390Ω。9.4常用集成DAC简介

9.4.1DAC0830系列

1）引脚功能

0832的逻辑功能框图和引脚图示于图9.19中。它由8位输入寄存器、8位DAC寄存器和8位乘法DAC组成。8位乘法DAC是由倒梯形电阻网络和电子开关组成，其工作原理已在前面的内容中讲述。图9.190832的逻辑功能框图和引脚图

0832采用20只引脚双列直插封装。各引脚的功能说明如下：

CS：输入寄存器选通信号，低电平有效，同WR1组合选通ILE。

ILE：输入寄存器锁存信号，高电平有效（当CS=

WR1=0时，只要ILE=1，则8位输入寄存器将直通数据，即不再锁存）。

WR1：输入寄存器写信号，低电平有效，在CS和ILE都有效且WR1=0时，LI=1