《数字电子技术基础》第3章 门电路

本章主要内容3.1概述3.2半导体二极管门电路3.3CMOS门电路3.4*其他类型的MOS集成门电路3.5TTL门电路3.6*其他类型的双极型集成门电路3.7*Bi－CMOS电路3.8*TTL门电路与CMOS门电路的接口

本章总的要求：

熟练掌握TTL和CMOS集成门电路输出与输入间的逻辑关系、外部电气特性，包括电压传输特性、输入特性、输出特性和动态特性等；掌握各类集成电子器件正确的使用方法。

重点：

TTL电路与CMOS电路的结构与特点.

3.1概述1.门电路：

实现基本逻辑运算和复合运算的单元电路称为门电路，常用的门电路有非门、与非门、或非门、异或门、与或非门等(1)正逻辑：

在二值逻辑中，如果用高电平表示逻辑“1”，低电平表示逻辑“0”，在这种规定下的逻辑关系称为正逻辑，如图3.1.1所示2.正负逻辑系统图3.1.1正负逻辑示意图(2)负逻辑：

在二值逻辑中，如果用高电平表示逻辑“0”，低电平表示逻辑“1”，在这种规定下的逻辑关系称为负逻辑，如图3.1.1所示。3.1概述图3.1.1正负逻辑示意图

同一逻辑电路采用不同的逻辑关系，其逻辑功能是完全不同的，如表3.1.1正负逻辑对应的逻辑电路由表中可以看出

正负逻辑式互为对偶式，即若给出一个正逻辑的逻辑式，则对偶式即为负逻辑的逻辑式，如正逻辑为或门，即Y=A+B，对偶式为YD＝AB。正负逻辑的使用依个人的习惯，但同一系统中采用一种逻辑关系，本书采用正逻辑3.1概述3.高低电平的实现

在数字电路中，输入输出都是二值逻辑，其高低电平用“0”和“1”表示。其高低电平的获得是通过开关电路来实现，如二极管或三极管电路组成。如图3.1.2所示。图3.1.2高低电平实现原理电路3.1概述其原理为：

当开关S断开时，输出电压vo＝Vcc，为高电平“1”；当开关闭合时，输出电压vo＝0，为低电平“0”；若开关由三极管构成，则控制三级管工作在截止和饱和状态，就相当开关S的断开和闭合。图3.1.2高低电平实现原理电路3.1概述

单开关电路功耗较大，目前出现互补开关电路（如CMOS门电路），即用一个管子代替图3.1.2中的电阻，如图3.1.3所示互补开关电路的原理为3.1概述

开关S1和S2受同一输入信号vI的控制，而且导通和断开的状态相反。当S1闭合时，S2断开，输出为高电平“1”；相反当S1断开时，S2闭合，输出为高电平“0”。

互补开关电路由于两个开关总有一个是断开的，流过的电流为零，故电路的功耗非常低，因此在数字电路中得到广泛的应用4.数字电路的概述3.1概述（1）优点：图3.1.1正负逻辑示意图

在数字电路中由于采用高低电平，并且高低电平都有一个允许的范围，如图3.1.1所示，故对元器件的精度和电源的稳定性的要求都比模拟电路要低，抗干扰能力也强。(2)分类：3.1概述

可分为分立元件逻辑门电路和集成逻辑门电路：分立元件逻辑门电路是由半导体器件、电阻和电容连接而成。集成逻辑门电路是将大量的分立元件通过特殊工艺集成在很小的半导体芯片上。数字集成电路根据规模可分为≤100/片（100～1000）/片103~105/片105

以上/片按导电类型可分为3.1概述

数字集成电路的基本逻辑单元是集成逻辑门，因此本章先介绍CMOS和TTL数字集成逻辑门的结构、工作原理3.2半导体二极管门电路§3.2.1半导体二极管的开关特性Ui>0.5V时，二极管导通。Ui<0.5V时，二极管截止，iD=0。ui＝0V时，二极管截止，如同开关断开，uo＝0V。ui＝5V时，二极管导通，如同0.7V的电压源，uo＝4.3V。

当外加电压突然由正向变为反向时，存储电荷反向电场的作用下，形成较大的反向电流。经过ts后，存储电荷显著减少，反向电流迅速衰减并趋于稳态时的反向饱和电流。

当外加电压由反向突然变为正向时，要等到PN结内部建立起足够的电荷梯度后才开始有扩散电流形成，因而正向电流的建立稍微滞后一点。反向恢复时间（几纳秒内）

反向恢复时间即存储电荷消失所需要的时间，它远大于正向导通所需要的时间。这就是说，二极管的开通时间是很短的，它对开关速度的影响很小，以致可以忽略不计。

因此，影响二极管的开关时间主要是反向恢复时间，而不是开通时间。§3.2.2二极管与门Y=A·BABY§3.2.3二极管或门Y=A+B3.3CMOS门电路§3.3.1MOS管的开关特性

在CMOS集成电路中，以金属－氧化物－半导体场效应管（MOS管)作为开关器件。一、MOS管的结构和工作原理PNNGSD金属铝两个N区SiO2绝缘层P型衬底导电沟道GSDN沟道增强型源极栅极漏极vGS=0时PNNGSDvGSvDSiD=0D、S间相当于两个背靠背的PN结SDB

不论D、S间有无电压，均无法导通，不能导电。PNNGSDVDSVGSvGS>0时vGS足够大时（vGS>VGS(th)），形成电场G—B,把衬底中的电子吸引到上表面，除复合外，剩余的电子在上表面形成了N型层（反型层）为D、S间的导通提供了通道。VGS(th)称为阈值电压(开启电压）源极与衬底接在一起N沟道可以通过改变vGS的大小来控制iD的大小。二、MOS管的输入、输出特性

对于共源极接法的电路，栅极和衬底之间被二氧化硅绝缘层隔离，所以栅极电流为零。输出特性曲线（漏极特性曲线）夹断区（截止区）

用途：做无触点的、断开状态的电子开关。条件：整个沟道都夹断

特点：可变电阻区特点:(1)当vGS

为定值时,iD

是

vDS

的线性函数，管子的漏源间呈现为线性电阻，且其阻值受

vGS

控制。

（2）管压降vDS

很小。用途：做压控线性电阻和无触点的、闭合状态的电子开关。条件：源端与漏端沟道都不夹断

恒流区：(又称饱和区或放大区）特点:(1)受控性：输入电压vGS控制输出电流(2)恒流性：输出电流iD

基本上不受输出电压vDS的影响。条件:(1)源端沟道未夹断

(2)漏端沟道予夹断用途:可做放大器和恒流源。三、MOS管的基本开关电路

当vI=vGS<VGS(th)时，MOS管工作在截止区。D-S间相当于断开的开关，vO≈vDD.

当vI>VGS(th)且vI继续升高时，MOS管工作在可变电阻区。MOS管导通内阻RON很小，D-S间相当于闭合的开关,vO≈0。四、MOS管的四种基本类型GSDN沟道耗尽型GSDN沟道增强型GSDP沟道增强型GSDP沟道耗尽型在数字电路中，多采用增强型。§3.3.2CMOS反相器工作原理PMOS管NMOS管CMOS电路VDDT1T2vIvO一、电路结构

当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补)。VDDTPTNvIvOvI=0截止vo=“１”导通vI=1VDDT1T2vIvO导通vo=“０”截止

静态下，无论vI是高电平还是低电平，T1、T2总有一个截止，因此CMOS反相器的静态功耗极小。二、电压传输特性和电流传输特性电压传输特性阈值电压VTHT1导通T2截止T2导通T1截止T1T2同时导通电流传输特性T2截止T1截止CMOS反相器在使用时应尽量避免长期工作在BC段。输入低电平时噪声容限：

在保证输出高、低电平基本不变的条件下,输入电平的允许波动范围称为输入端噪声容限。输入高电平时噪声容限：三、输入端噪声容限噪声容限－－衡量门电路的抗干扰能力。噪声容限越大，表明电路抗干扰能力越强。

测试表明：CMOS电路噪声容限VNH=VNL＝30％VDD，且随VDD的增加而加大。

因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容，而绝缘介质非常薄，极易被击穿，所以应采取保护措施。§3.3.3CMOS反相器的静态输入输出特性一、输入特性iI(mA)-0.7

0VDD+

0.7

vI(V)

在正常的输入信号范围内，即–0.7V<vI<(VDD+0.7)V时输入电流iI

≈0。(因为CMOS门电路的GS间有一层绝缘的SiO2薄层。)在–0.7V～(VDD+0.7)V以外的区域，

iI从零开始增大，并随vI增加急剧上升，原因是保护电路中的二极管已进入导通状态。注意：由于门电路输入端的绝缘层使输入的阻抗极高，若有静电感应会在悬空的输入端产生不定的电位，故CMOS门电路的输入端不允许悬空。二、输出特性低电平输出特性高电平输出特性VOL≈0VOH≈VDD§3.3.4CMOS反相器的动态特性一、传输延迟时间tviotvoo50%50%tpdHLtpdLH平均传输时间二、交流噪声容限

噪声电压作用时间越短、电源电压越高，交流噪声容限越大。三、动态功耗

反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即为动态功耗。

动态功耗包括：负载电容充放电所消耗的功率PC和PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。

在工作频率较高的情况下，CMOS反相器的动态功耗要比静态功耗大得多，静态功耗可忽略不计。§3.3.5其他类型CMOS门电路1.与非门一、其他逻辑功能的CMOS门电路任一输入端为低，设vA=0vA=0断开导通vO=1输入全为高电平vA=1vB=1导通断开vO=02.或非门任一输入端为高，设vA=1vA=1导通断开vO=0输入端全为低vA=0vB=0断开导通vO=13.带缓冲级的CMOS门电路

带缓冲级的门电路其输出电阻、输出高、低电平以及电压传输特性将不受输入端状态的影响。电压传输特性的转折区也变得更陡。二、漏极开路输出门电路（OD门）为什么需要OD门？普通与非门输出不能直接连在一起实现“线与”！ABYCD10产生一个很大的电流需将一个MOS管的漏极开路构成OD门。需加一上拉电阻ABYOD输出与非门的逻辑符号及函数式OD门输出端可直接连接实现线与。ABYCDVDDRLRL的选择：IOHIIHn个m个VDDVILVILVILRLVOHn是并联OD门的数目，m是负载门电路高电平输入电流的数目。VIHVILVILVDDRLVOLm′个IOLIIL例3.3.2m′是负载门电路低电平输入电流的数目。在负载门为CMOS门电路的情况下，m和m′相等。①C＝0、，即C端为低电平（0V）、端为高电平（＋VDD）时，T1和T2都不具备开启条件而截止，输入和输出之间相当于开关断开一样，呈高阻态。三、CMOS传输门②C＝1、，即C端为高电平（＋VDD）、端为低电平（0V）时，T1和T2至少有一个导通，输入和输出之间相当于开关接通一样，呈低阻态，vo＝vi。TG1TG2ABYA=1、B=0时，TG1截止，TG2导通，Y=B=1;′TG1TG2ABYA=0、B=1时，TG2截止，TG1导通，Y=B=1;TG1TG2ABYA=0、B=0时，TG2截止，TG1导通，Y=B=0;TG1TG2ABYA=1、B=1时，TG1截止，TG2导通，Y=B=0;′双向模拟开关,G4输出高电平，G5输出低电平，T1、T2同时截止，输出呈高阻态；四、三态门AYEN′逻辑符号10110AYEN′逻辑符号0101110若A=1，则G4、G5输出均为高电平，T1截止、T2导通，Y=0；若A=0，则G4、G5输出均为低电平，T1导通、T2截止，Y=1；0001AYEN′AYEN低电平有效高电平有效三态门有三种状态:高电平、低电平、高阻态。§3.3.6CMOS电路的特点CMOS电路的优点1.静态功耗小。2.允许电源电压范围宽(3

18V）。3.扇出系数大，噪声容限大。

1．输入电路的静电保护

CMOS电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点：CMOS电路的正确使用

（1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。（2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。2．多余的输入端不能悬空。输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。3．输入电路需过流保护3.5TTL门电路§3.5.1双极型三极管的开关特性一、双极型三极管的结构BECNNP基极发射极集电极BECNPN型三极管PNP集电极基极发射极BCEBECPNP型三极管二、双极型三极管的输入特性和输出特性IC(mA)1234UCE(V)36912IB=020

A40

A60

A80

A100

AIB(

A)UBE(V)204060800.40.8输入特性曲线输出特性曲线开启电压饱和区截止区放大区三、双极型三极管的基本开关电路在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。三极管临界饱和时的基极电流：①ui=1V时，三极管导通，基极电流：uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V②ui=0.3V时，因为uBE<0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：uo=VCC=5V

截止状态ui=UIL<0.5Vuo=+VCC+VCC＋－RbRcbce＋－③ui＝3V时，三极管导通，基极电流：uo＝UCES＝0.3V三极管饱和饱和状态iB≥IBSui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V四、双极型三极管的开关等效电路开关等效电路(1)截止状态条件：发射结反偏特点：电流约为0(2)饱和状态条件：发射结正偏，集电结正偏特点：UBES=0.7V，UCES=0.3V/硅三极管开关等效电路(a)截止时(b)饱和时uituot+Vcc0.3V五、双极型三极管的动态开关特性BJT的开关时间：是指BJT管由截止到饱和导通或者由饱和导通到截止所需要的时间。延迟时间td—从+VB2加到集电极电流ic上升到0.1ICS所需要的时间；

上升时间tr—ic从0.1ICS到0.9ICS所需要的时间；

开通时间ton=td+tr就是建立基区电荷时间存储时间ts—从输入信号降到-VB1到ic降到0.9ICS

所需要的时间；

下降时间tf—ic从0.9ICS降到0.1ICS所需要的时间。

关闭时间toff=ts+tf就是存储电荷消散的时间

加入－VEE的目的是确保即使输入低电平信号稍大于零时，也能使三极管基极为负电位，从而使三极管可靠截止，输出为高电平。六、三极管反相器AY集成门电路双极型TTL(Transistor-TransistorLogic

IntegratedCircuit,

TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）TTL—晶体管-晶体管逻辑集成电路MOS—金属氧化物半导体场效应管集成电路§3.5.2TTL反相器输入级倒相级输出级称为推拉式电路或图腾柱输出电路一、TTL反相器的电路结构和工作原理1.输入为低电平（0.2V）时三个PN结导通需2.1V0.9V不足以让T2、T5导通T2、T5截止1.输入为低电平（0.2V）时vovo=5－vR2－vbe4－vD2≈3.4V

输出高电平2.输入为高电平（3.4V）时电位被嵌在2.1V全导通vB1=VIH+VON=4.1V发射结反偏

1V截止T2、T5饱和导通2.输入为高电平（3.4V）时vo=VCE5≈0.3V输出低电平

可见，无论输入如何，T4和T5总是一管导通而另一管截止。这种推拉式工作方式，带负载能力很强。AB段：vI<0.6V,vB1<1.3V,T2、T5截止，T4导通，输出高电平3.4V。(截止区）二、电压传输特性BC段：vI>0.7V,vI<1.3V,T2导通，T5截止，T2工作在放大区。（线性区）二、电压传输特性CD段：vI≈1.4V,vB1≈2.1V,T2、T5

同时导通，T4截止，输出电位急剧下降为低电平。（转折区）二、电压传输特性DE段：vI>1.4V,vI继续升高,vo不再变化，保持低电平0.3V。（饱和区）二、电压传输特性

输出高电平VOH、输出低电平VOL

VOH

2.4VVOL

0.4V便认为合格。

典型值VOH=3.4VVOL

0.3V。

阈值电压VTH(门槛电压)vI<VTH时，认为vI是低电平。vI>VTH时，认为vI是高电平。VTH=1.4V

计算方法与CMOS电路一样，如图3.5.11所示，其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为图3.5.11TTL反相器噪声容限的计算74系列典型值为：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,三、输入端噪声容限3.5.3TTL反相器的静态输入特性和输出特性

对于TTL反相器，输入电流随输入电压的变化关系，称为输入特性，其输入端的等效电路如图3.5.12所示。一、输入特性a.当输入为低电平时，即vI＝0.2V，若VCC＝5V，则TTL反相器的输入电流为3.5.3TTL反相器的静态输入特性和输出特性当vI＝0时此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时代替IIL。b.当输入为高电平时，即vI＝3.4V，T1发射结截止，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路，IIH在40μA以下TTL反相器的静态输入特性如图3.5.13所示3.5.3TTL反相器的静态输入特性和输出特性图3.5.13TTL反相器的静态输入特性IISD1导通输入低电平输入高电平二、输出特性3.5.3TTL反相器的静态输入特性和输出特性

对于TTL反相器，输出电压与输出电流的关系，称为输入特性，其输入端的等效电路如图3.5.12所示。分为高电平输出特性和低电平输出特性。1.高电平输出特性

当输出为vO＝VOH时，T4、D2导通，T5截止，等效电路如图3.5.14所示图3.5.14输出高电平等效电路其高电平输出特性曲线如图3.5.15所示3.5.3TTL反相器的静态输入特性和输出特性图3.5.15输出高电平特性曲线图3.5.14输出高电平等效电路实际方向

在

iL<5mA时，由于T4为射极输出，故输出电阻低，输出电压vo几乎不随负载电流变化。iL>5mA时，T4进入饱和状态，输出电压vo随负载电流变化几乎线性下降。由于功耗限制，手册上的高电平输出电流要远小于5mA，74系列最大为IOH（max）＝－0.4mA2.低电平输出特性3.5.3TTL反相器的静态输入特性和输出特性

当输出为vO＝VOL时，T4、D2截止，T5导通，等效电路如图3.5.16所示图3.5.16输出高电平等效电路其低电平输出特性曲线如图3.5.17所示3.5.3TTL反相器的静态输入特性和输出特性图3.5.16输出高电平等效电路图3.5.17输出低电平特性曲线3.扇出系数（Fan-out）的计算3.5.3TTL反相器的静态输入特性和输出特性

扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。

对于图3.5.18所示电路，G1门为驱动门，G2、G3

为负载门，N为扇出系数。当输出为低电平时，设可带N1个非门，则有图3.5.18扇出系数的计算IOLIIL实际方向当输出为低电平时，设可带N2个非门，则有图3.5.18扇出系数的计算IOHIIH3.5.3TTL反相器的静态输入特性和输出特性则取N＝min｛N1，N2}

由于门电路无论是输出高电平还是低电平时，均有一定的输出电阻，故输出电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时用输出电平的变化不超过某一规定值时允许的最大负载电流来表示门电路的带负载能力。例3.5.2如图3.5.18所示电路中，已知74系列的反相器输出高低电平为VOH≥3.2V,VOL≤0.2V，输出低电平电流为IOL（max）＝16mA，输出高电平电流为IOH（max）＝4mA，输入低电平电流IIL＝－1mA，输入高电平电流IIH＝40μA，试计算门G1可带同类门的个数3.5.3TTL反相器的静态输入特性和输出特性图3.5.18扇出系数的计算解：当G1输出为低电平时，有当G1输出为高电平时，有3.5.3TTL反相器的静态输入特性和输出特性图3.5.18扇出系数的计算故取N＝10，即门G1可带同类门的个数为10个四、输入端的负载特性

在实际使用时，有时需要在输入端和地之间或输入端和信号源低电平之间接入电阻RP。如图3.5.21所示由图可知，RP上的压降即为反相器的输入电压vI，即

在RP<<R1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。3.5.3TTL反相器的静态输入特性和输出特性TTL反相器输入端负载特性曲线如图2.3.22所示。

故一般对于TTL门电路，若输入端通过电阻接地，一般当RP≤0.7KΩ时，构成低电平输入方式；当RP≥1.5KΩ时，构成高电平输入方式。3.5.3TTL反相器的静态输入特性和输出特性例3.5.3电路如图3.4.22所示，试写出各个电路输出端的表达式。解：3.5.3TTL反相器的静态输入特性和输出特性解：vo1=VOH时，若使vI2≥VIH（min）

，则3.5.3TTL反相器的静态输入特性和输出特性例3.5.4在图3.5.23所示电路中，为保证门G1输出的高低电平能正确地传送倒门G2地输入端，要求当vo1=VOH时，vI2≥VIH（min）；当vo1=VOL时，vI2≤VIL（max）。试计算RP最大允许值。已知G1、G2均为74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μA当vo1=VOL时，G2门的输入管T1导通，如图3.5.24所示，若使vI2≤VIL（max），则3.5.3TTL反相器的静态输入特性和输出特性故取RP＝0.69kΩ练习：电路如图3.5.25所示，试写出各输出端的逻辑式3.5.3TTL反相器的静态输入特性和输出特性3.5.4TTL反相器的动态特性（自学）一、传输延迟时间

信号通过一级门电路的延迟时间称为平均传输延迟时间，它是表示门电路工作速度的重要指标。如图3.5.26所示图3.5.26TTL反相器的动态波形tPHL－输出信号下降到Vm/2相对于输入信号上升到Vm/2之间的延迟时间tPLH－输出信号上升到Vm/2相对于输入信号下降到Vm/2之间的延迟时间原因：结电容和寄生电容的存在。TTL门的平均传输延时为3~40ns二、交流噪声3.5.4TTL反相器的动态特性（自学）

当输入信号为窄脉冲，且接近于tpd时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限。（a）正脉冲噪声容限图3.5.27正脉冲噪声容限

将输出为高电平由额定值降到2.0V时输入正脉冲的幅度称为正脉冲噪声容限，如图3.5.27所示（b）负脉冲噪声容限3.5.4TTL反相器的动态特性（自学）图3.5.28负脉冲噪声容限

将输出为低电平由额定值上升到0.8V时输入负脉冲的幅度称为负脉冲噪声容限，如图3.5.28所示三、电源的动态尖峰电流3.5.4TTL反相器的动态特性（自学）1.两种状态下电源负载电流不等（空载情况下)2、动态尖峰电流3.5.4TTL反相器的动态特性（自学）3.5.5其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门电路如图3.5.29所示图3.5.29TTL与非门电路输入级倒相级输出级工作原理：图3.5.29TTL与非门电路输入级倒相级输出级3.5.5其他类型的TTL门电路故：注意：1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；3.5.5其他类型的TTL门电路2.在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态分别对待。当把两个输入端并联使用时，如图3.5.30a所示。等效电路如（b）

若输入端接低电平时，输入电流的计算和反相器相同，即

若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。IIII例3.5.5如图2.3.15所示电路，已知TTL与非门的参数为IOH＝0.5mA，IOL＝8mA，IIL＝－0.4mA，IIH＝40μA，问可以驱动多少个同类逻辑门？解：设输出为高电平时，可以带N1个同类逻辑门，则2N1IIH≤IOH设输出为低电平时，可以带N2个逻辑门，则N2IIL≤IOL故取N＝123.5.5其他类型的TTL门电路TTL集成门电路的封装：

双列直插式如：TTL门电路芯片（四2输入与非门，型号74LS00

)地GND外形管脚电源VCC（+5V）74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。2.或非门如图3.5.32为TTL或非门的电路，其输出为3.5.5其他类型的TTL门电路图3.5.32TTL或非门的电路3.与或非门3.5.5其他类型的TTL门电路

与或非门电路如图3.5.33所示，图3.5.33与或非门电路

与或门相比，输入管T1和T

1都是多发射极的三极管，构成与门电路，其输出为或非门与或非门4.异或门

异或门电路如图3.5.34所示，则注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。3.5.5其他类型的TTL门电路图3.5.34异或门电路AB（A＋B）′74LS86二、集电极开路与非门（OC门－OpenCollectorGate）1.推拉式输出电路结构的局限性：

与OD门一样，为了实现线与构，TTL与非门也可以采用集电极开路的形式3.5.5其他类型的TTL门电路

如图3.3.35所示将推拉式TTL与非门的输出端并联，则当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使T5管损坏图3.3.353.5.5其他类型的TTL门电路①输出电平不可调②负载能力不强，尤其是高电平输出③输出端不能并联使用

为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。推拉式输出电路结构的局限性图3.3.352.OC门的结构特点图3.3.36

如图3.3.36所示为OC门的电路和结构和符号，输出管的集电极开路3.5.5其他类型的TTL门电路

工作时需外接负载和电源，如图3.5.37所示3.5.5其他类型的TTL门电路

若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可，如图3.3.38所示图3.3.383.线与的实现工作原理：3.5.5其他类型的TTL门电路

对于图3.5.39所示电路，只有Y1、Y2有一个为低电平，Y即为低电平；只有Y1、Y2同时为高电平，Y才为高电平；即图3.5.394、外接负载电阻RL的计算3.5.5其他类型的TTL门电路

外接电阻RL的取值合适与否，决定驱动门输出电平是否在允许值之内

当输出为高电平时，所有的驱动管都截止。RL取值不能太大，否则VOH会降低，小于VOH（min），如图3.5.40所示a.驱动管输出为高电平时图3.5.40输出为高电平的情况VOHIOHIIH则3.5.5其他类型的TTL门电路图3.5.40输出为高电平的情况VOHIOHIIH其中n－驱动管的个数m－负载管输入端的个数IOH－每个OC门T5管截止时的漏电流；IIH－负载门每个输入端的高电平输入电流b.驱动管输出为低电平时3.5.5其他类型的TTL门电路

当驱动管输出为低电平时，若只有一个驱动门的T5管导通，则RL取值不能太小，否则VOL会提高，大于VOL（max），如图3.5.41所示则：图3.5.41输出为高电平的情况VOLIOLIIL其中：m

－负载管短路电流的个数；IOL－OC门T5管导通时的电流；IIL－负载门每个输入端的短路输入电流4.OC门的应用a.实现与或非逻辑－线与如图3.5.38的线与电路，其输出为实现电路比较简单3.5.5其他类型的TTL门电路图3.5.38b.电平转换

与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。c.实现数据采集

如图3.5.43,可实现母线（总线）的数据的接收和传送

一般TTL与非门的电平为0~3.6V,若需要逻辑电平为0~12V的逻辑电平，只要将负载电阻接到12V电源即可，其电路如图3.5.42所示3.5.5其他类型的TTL与非门例3.5.6试为图2.3.35电路中的外接电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH＝200μA，输出管导通时允许的最大负载电流为IOLmax＝16mA。G3、G4和G5均为74系列与非门，它们的低电平输入电流为IIL＝1mA，高电平输入电流为IIH＝40μA。，要求OC门的高电平VOH≥3.0V，低电平VOL≤0.4V.解：当输出为高电平时当输出为低电平时例2.3.4如图2.3.36所示电路，各门均为TTL电路，输出高电平为VOH＝3.6V，VOL＝0.3V。电压表满量程为50V，内阻为20KΩ/V，试问对应给定输入信号A、B、C的取值（如表一)，开关S断开和闭合时V1和V2的值。则当S断开时，相当此端加高电平，T2、T5导通，将T1的基极电位钳位在2.1V，故V1＝2.1-0.7=1.4V；当S闭合时，若此端输入为低电平，则相应的be结导通，将T1的基极电位钳位在0.3+0.7=1V，故V1＝1-0.7=0.3V；此端输入为高电平则与S断开相同解：对于门G2的输入端可以用图2.3.37所示电路来等效故对应的输入输出如表二三、三态TTL与非门（TSL－ThreeStateLogicGate）

三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。

其典型电路如图3.5.46所示

它与普通与非门电路的主要差别是输入级多了一个使能端EN

和一个二极管D。图3.5.461.电路结构其逻辑符号及逻辑功能如图3.5.47所示，控制端为低电平有效图3.5.47图3.5.463.5.5其他类型的TTL与非门2.工作原理（1）当EN

＝0时，P＝1，D截止，与非门为正常工作状态，即（2）当EN

＝1时，P＝0，D导通，T4截止；而P＝0使得T1导通，T2、T5截止，与非门为高阻态，即Y＝Z

图3.5.48所示是控制端为高电平有效的三态门，其符号如图3.5.49所示（1）当EN＝1时，P＝1，D截止，与非门为正常工作状态，即Y＝（AB）

（2）当EN＝0时，P＝0，D导通，T4截止；而P＝0使得T1导通，T2、T5截止，与非门为高阻态，即Y＝Z3.三态门的用途图3.5.51总线结构图3.5.50数据的双向传输TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图3.5.50和图3.5.51所示

电路如图3.5.52所示，试用表格方式列出各门电路的名称、输出逻辑式及当ABCD＝1001时各输出逻辑函数的取值。练习：答案：§3.5.6TTL数字集成电路的各种系列(自学)74H系列：高速系列。其工作速度的提高是用增加功耗的代价换取的，效果不够理想。从提高工作速度、降低功耗两方面考虑进行改进。74S系列：肖特基系列。采用抗饱和三极管，提高了工作速度，但电路功耗加大，并且输出的低电平升高。74LS系列：低功耗肖特基系列。兼顾功耗和速度两个方面，得到更小的延迟－功耗积。74AS系列：电路结构与74LS系列相似，采用低阻值，提高了工作速度，但功耗较大。74ALS系列：其延迟－功耗积是TTL电路所有系列中最小的一种。54、54H、54S、54LS系列：54系列与74系列电路具有完全相同的电路结构和电气性能参数。54系列工作温度范围更宽，电源允许的工作范围更大。74系列：温度0～70℃，电源电压5V±5%;54系列:温度-55～+125℃，电源电压5V±10%。型号名称主要功能74LS00四2输入与非门

74LS02四2输入或非门

74LS04六反相器

74LS05六反相器OC门74LS08四2输入与门

74LS13双4输入与非门施密特触发74LS308输入与非门

74LS32四2输入或门

74LS644-2-3-2输入与或非门

74LS13313输入与非门

74LS136四异或门OC输出74LS365六总线驱动器同相、三态、公共控制74LS368六总线驱动器反相、三态、两组控制

TTL集成门电路系列CMOS电路与TTL电路比较：（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在

3～18V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。CMOS电路与TTL电路比较：多余输入端的处理措施处理原则：不能影响输入与输出之间的逻辑关系。

数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。

对于TTL门，一般可将多余的输入端通过上拉电阻（1~3K

）接电源正端；也可利用反相器将其输入端接地;通过大电阻接地（逻辑1的处理）。直接把多余端接地（逻辑0的处理）。对于CMOS电路，对于输入端可根据需要直接接地（逻辑0的处理）；或直接接VDD（逻辑1的处理）。

要实现Y=A，输入端B应如何连接？B=0时可实现Y=A，B端应接低电平(接地）。要实现Y=A，输入端B应如何连接？

′B=1时可实现Y=A，B端应接高电平（接电源）。′3.6其他类型的双极型数字集成电路*（自学）DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰性好，已被CMOS替代ECL：非饱和逻辑，速度快，用于高速系统I2L：属饱和逻辑，电路简单，用于LSI（大规模集成电路）的内部电路···3.7Bi－CMOS电路*（自学）3.8TTL电路与CMOS电路的接口*

由于现在大规模集成电路中，存在着TTL和CMOS两种逻辑电路，故经常会遇到两种电路连接问题，即TTL和CMOS电路的接口问题。

对于图3.8.1所示电路，无论何种门作为驱动门，都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。即要满足下列各式：其中n和m分别为负载电流中IIH、和IIL的个数。一用TTL电路驱动CMOS电路1.用TTL电路驱动4000系列和74HC系列CMOS电路

表3.8.1所示为部分TTL电路系列和CMOS电路系列的参数3.8TTL电路与CMOS电路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

电路种类参数名称由表中可以看出3.8TTL电路与CMOS电路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

电路种类参数名称解决的方法：在TTL电路的输出端与电源之间接入上拉电阻a.在CMOS电路电源电压较低时，其电路可采取图3.8.2所示电路,则其中IO为TTL电路输出级T5管截止时的漏电流

由于IO和IIH都很小，只要RU不是足够大，可以做到3.8TTL电路与CMOS电路的接口*b.在CMOS电路的电源电压较高时

此时CMOS电路要求的VIH（min）比较高，超过TTL电路输出端能承受的电压，故应采取TTL的集电极开路（OC门），其上拉电阻RU的计算与OC门的相同。2.用TTL电路驱动74HCT和74AHCT系列的CMOS门电路74HCT系列为高速CMOS电路，通过工艺和设计的改进，使得输入高电平的值VIH（max）降至2V，故满足上述驱动要求，不许外加任何元器件。3.8TTL电路与CMOS电路的接口*二用CMOS电路驱动TTL电路1.用74HC/74HCT系列CMOS电路驱动74系列TTL电路由表3.8.1可知，用74HC/74HCT系列CMOS电路驱动74系列TTL电路能满足3.8TTL电路与CMOS电路的接口*表3.8.1-0.1×10－3-0.1×10－3-0.4-1.6IIL(max)/mA0.10.12040IIH(max)/μA0.810.80.8VIL(max)/V23.522VIH(min)/V44816IOL(max)/mA-4-4-0.4-0.4IOH(max)/mA0.10.10.50.4VOL(max)/V4.44.42.72.4VOH(min)/VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列)

电路种类参数名称三、当驱动门的电流不能满足负载要求时：

如用4000系列的CMOS门驱动TTL门时，其输出低电平最大电流（0.51mA）小于TTL门的最大输入低电平电流（－1.6mA），即3.8TTL电路与CMOS电路的接口*可采取的