电子设计自动化智慧树知到期末考试答案章节答案2024年山东航空学院

电子设计自动化智慧树知到期末考试答案+章节答案2024年山东航空学院行为描述就是对设计实体的数学模型的描述其抽象程度远高于结构描述。（）

答案:对当进程语句中使用wait语句后，必须列出敏感信号。（）

答案:错顺序编码编码方式最简单，在传统设计技术中最常用，使用的触发器数量最少，剩余的非法状态也最少，容错技术最简单。（）

答案:对在VHDL中变量可在结构体和进程中定义和使用。（）

答案:错VHDL支持循环语句。（）

答案:对QuartusII是Xilinx的FPGA/CPLD的集成开发工具。（）

答案:错如果把序列检测器的双进程结构Moore型机改写成单进程的Mealy型机，输出将会延迟一个时钟，这种延迟输出具有滤波作用。（）

答案:对数据对象规定了行为方式和功能特点，而数据类型限定了取值范围。（）。

答案:对HDL是一种用文本形式来描述和设计电路的语言。（）

答案:对时序电路构建的关键是不完整条件语句的应用。（）

答案:对集成度是PLD器件的一项重要指标。（）

答案:对PLD按照可编程的次数分为两类：一次性编程器件和可多次编程器件。（）

答案:对PLD是ProgrammableLogicDevice（可编程逻辑器件）的缩写。（）

答案:对VHDL支持条件运算符。（）

答案:对计数器是组合电路。（）

答案:错计数器的VHDL设计中，一般用IF语句进行描述。（）

答案:对参数的设置是为了使设计中的常数更容易阅读和修改。（）

答案:对IP是IntellectualProperty的缩写。（）

答案:对元件例化语句位置关联时位置必须一一对应。（）

答案:对PLA是ProgrammableLogicArray,可编程逻辑阵列的缩写。（）

答案:对VHDL常用的库有（）

答案:STD;WORK;IEEE面向FPGA的EDA开发流程有下列哪些步骤（）

答案:仿真;综合、.适配;下载和硬件测试;设计输入在VHDL中，为定义的信号赋初值，应该使用（）符号。

答案::=QuartusII不支持的输入方式是（）。

答案:矢量输入在VHDL中，一个设计实体可以拥有一个或多个（）。

答案:结构体一个项目的输入输出端口是定义在（）。

答案:实体中执行QuartusII的（）命令，可以检查设计电路错误。

答案:Compilation----编译符合1987VHDL标准的标识符是（）。

答案:A_2关于VHDL数据类型，说法不正确的是（）。

答案:STD_LOGIC位于STANDARD程序包中变量是局部量可以写在（）。

答案:进程中在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中是用（）表示的。

答案:大写字母和数字关于VHDL数据类型，正确的是（）。

答案:数据类型不同不能进行运算下面哪一条命令是QuartusII在时序仿真时执行加载节点的命令？（）。

答案:node—>enternodefromSNF下面关于VHDL运算符优先级的说法，正确的是（）。

答案:括号可以改变优先级在设计输入完成后，应立即对设计文件进行（）。

答案:编译利用VHDL代码文本输入方法进行数字电路系统设计，下面哪一种说法是正确的（）

答案:VHDL代码文本输入设计方法是一种自顶向下的设计方法综合是EDA设计的关键步骤，下面对综合的描述中错误的是（）

答案:综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。如果a=1,b=0，则逻辑表达式（aANDb）OR（NOTbANDa）的值是（）。

答案:1在VHDL中，条件信号赋值语句WHEN_ELSE属于（）语句。

答案:并行VHDL程序编译时出现如下的报错信息Error:Line1,Filee:\muxfile\mux21.tdf:TDFsyntaxerror…其错误原因是（）。

答案:错将设计文件的后缀写成.tdf而非.vhd。以下对于进程PROCESS的说法，正确的是：（）。

答案:进程语句本身是并行语句进程中的变量赋值语句，其变量更新是（）

答案:立即完成在VHDL中，含WAIT语句的进程PROCESS的括弧中（）再加敏感信号，否则则是非法的。

答案:不能EDA的中文含义是（）。

答案:电子设计自动化VHDL中,为目标变量赋值符号是（）。

答案::=关于转换函数正确的说法是（）。

答案:只有特定类型的数据类型可以转化VHDL决断函数用于在多驱动信号时解决信号竞争问题。（）

答案:对VHDL函数由函数首和函数体两部分组成，在程序包中必须定义函数首，在进程或结构体中无需定义函数首。（）

答案:对VHDL子程序中，可以只定义过程首，过程体可以省略。（）

答案:错VHDL子程序中，过程和函数的调用方式一样。（）

答案:错VHDL子程序的两种类型是（）

答案:函数;过程顺序编码使用的触发器数量最少，但剩余的非法状态较多，容错技术较复杂。（）

答案:错与Mealy型状态机相比，Moore型状态机的输出变化要延迟一个周期。（）

答案:对状态机编码方式中，占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态的编码方式是（）

答案:一位热码编码VHDL主控时序进程是指负责状态机运转和在时钟驱动下负责状态转换的进程。（）

答案:对从状态表达方式上分，用VHDL设计的状态机可以分为哪几种不同形式（）

答案:确定状态编码的状态机;符号化状态机关于进程中的信号赋值语句，说法不正确的是（）

答案:当进程中同一信号有多个赋值源时，执行最前面的语句。信号和变量在结构体中的定义位置一样。（）

答案:错仿真δ，是仿真软件的最小分辨时间。（）

答案:对用INOUT端口模式设计双向端口也必须考虑三态的使用。（）

答案:对VHDL中用于仿真建模的延时模型有（）

答案:固有延时;传输延时下列哪些语句属于并行信号赋值语句（）

答案:简单信号赋值语句;条件信号赋值语句;选择信号赋值语句VHDL运算符优先级的说法不正确的是（）。

答案:AND和NOT属于同一个优先级下列哪个操作符是将位矢向左移，右边跟进的位补零？（）

答案:SLLVHDL语言的运算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。（）

答案:错下列哪一个语句不属于并行语句？（）

答案:CASE语句在QuartusⅡ中，工作文件夹不允许建在根目录内或桌面上。（）

答案:对基于EDA的FPGA设计流程，下面哪个是正确的（）。

答案:设计输入→功能仿真→综合→适配→编程下载→硬件测试VHDL文本编辑中编译时出现如下的报错信息Error:expectedchoicesincasestatement其错误原因是（）。

答案:没有将CASE语句中表达式的所有取值都列举出来QuartusII是（）

答案:EDA工具软件利用QuartusⅡ只能进行时序仿真。（）

答案:错完整的条件语句，可以实现（）的设计。

答案:组合电路下列哪个不是赋值语句的构成（）

答案:元件在VHDL中，IF语句是（）语句。

答案:顺序CASE语句最末一个条件句中的选择必须是“WHENOTHERS=>"NULL"。（）

答案:错在VHDL中，用以下哪个语句表示clock的上升沿（）

答案:clock’EVENTANDclock=‘1’STD_LOGIC数据类型中定义的强未知字符是（）

答案:XVHDL数据类型转换函数用于实现VHDL中各种数据类型互相转换。（）

答案:对关于VHDL数据类型，正确的是（）

答案:用户可以定义子类型必须在库和程序包中提前声明才能使用的数据类型是（）

答案:STD_LOGIC使用STD_LOGIG_1164中的数据类型时（）

答案:必须在库和包集合中声明在VHDL标识符命名规则中，以（）开头的标识符是正确的。

答案:字母VHDL语言中用于存放用户设计和定义的一些设计单元和程序包的工作库是（）

答案:WORK库对于信号和变量，哪一个是不正确的（）

答案:变量的赋值符号是<=不符合VHDL标准的标识符是（）

答案:%50VHDL程序中，实体描述（）

答案:器件外部特性下列哪个是硬件描述语言的英文缩写（）

答