《微电子与集成电路设计导论》第四章-半导体集成电路制造工艺

第四章半导体集成电路制造工艺微电子与集成电路设计导论Introductiontomicroelectronicsandintegratedcircuitdesign本章内容光刻掺杂技术制膜技术互连、隔离、封装4.1单晶生长及衬底制备

4.1.1单晶生长图4.1.1周期表中用作半导体的元素自然界中硅的含量极为丰富，但不能直接拿来用。因为硅在自然界中都是以化合物的形式存在的。左图为在一个可抽真空的腔室内置放一个由熔融石英制成的坩埚，调节好坩埚的位置，腔室回充保护性气氛，将坩埚加热至1500°C左右。化学方法蚀刻的籽晶置于熔硅上方，然后降下来与多晶熔料相接触。籽晶必须是严格定向生长形成硅锭。图4.1.2拉晶仪结构示意图

图4.1.3拉晶法生产硅棒的过程4.1.2衬底制备图4.1.4定位边和定位槽把生长好的硅棒截掉头尾，直径研磨，加工出定位边或者是定位槽。图4.1.5切片示意图由左图所示将已整形、定向的单晶用切割的方法加工成符合一定要求的单晶薄片。切片基本决定了晶片的晶向、平行度、翘度。4.2光刻

图4.2.1光刻技术的原理在ULSI中对光刻的基本要求包括五方面：高分辨率。高灵敏度的光刻胶。低缺陷。套刻精度。对大尺寸硅片的加工。图4.2.2光刻工艺的流程图图4.2.3ASML-XT1950i-EUV光刻机1.表面处理在涂胶之前要进行清洗和脱水烘培。2.涂光刻胶涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。图4.2.4动态旋转喷洒光刻胶示意图3.前烘前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉，保持光刻胶干燥。4.对准和曝光对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。图4.2.5光刻技术的示意图图4.2.6套准偏差5.后烘曝光后需要进行烘培，称为曝光后烘培。6.显影在显影过程中，正胶的曝光区和负胶的非曝光区的光刻胶在显影液中溶解。7.坚膜（硬烘培）坚膜的主要作用是除去光刻胶中剩余的溶剂，增强光刻胶对硅片表面的附着力，同时提高光刻胶在刻蚀和离子注入过程中的抗蚀性和保护能力。8.腐蚀对坚膜的硅片进行腐蚀处理。由于二氧化硅层上方留下的胶膜具有抗腐蚀性能，所以腐蚀时只有将没有胶膜保护的二氧化硅部分腐蚀掉，这样掩膜版上的图形就转移到了二氧化硅层上。9.去胶用去胶方法去除掉留在二氧化硅层上的胶层。10.制版工艺制版工艺就是提供光刻所需要的多块光刻掩膜版。掩模版上的图形是由设计人员根据集成电路功能和特性要求而设计的版图图形。图4.2.7制版工艺流程

4.3刻蚀

（1）湿法腐蚀图4.3.1湿法腐蚀中的横向钻蚀（2）干法腐蚀等离子体腐蚀溅射刻蚀反应离子刻蚀表4.3.1光刻十步法工艺4.4掺杂技术

集成电路工艺中经常采用的掺杂技术主要有扩散和离子注入两种方法。4.4.1扩散粒子通过无规则的热运动，克服阻力进入半导体，并在其中缓慢运动，从浓度高的地方向浓度低的地方移动，并形成一定的分布，这种过程称为扩散。C为单位体积掺杂浓度，为x方向上的浓度梯度。比例常数D为扩散系数，它是描述杂质在半导体中运动快慢的物理量，它与扩散温度、杂质类型、衬底材料等有关；x为深度。

图4.4.1扩散的方式

图4.4.2恒定扩散源的杂质分布形式

左下图所示如果硅片表面的杂质浓度CS在整个扩散过程中始终不变，这种方式称为恒定表面源扩散。图4.4.3有限表面源扩散的杂质分布形式在硅片表面先淀积一层杂质，在整个扩散过程中这层杂质作为杂质的扩散源，不再有新源补充，这种方式称为有限表面源扩散。2.扩散工艺

图4.4.4不同扩散源的装置示意图图4.4.5横向扩散示意图实际的扩散区宽度将大于氧化层掩蔽窗口的尺寸，一般横向扩散的宽度如左图是纵向扩散深度的0.8倍。这对制作小尺寸器件不利，器件尺寸的缩小不能有效降低横向扩散的比例，相反，横向扩散在整个器件中所占比例会随着尺寸缩小而上升。同时，横向扩散会形成边角处柱面、球面的结构，导致电场在这些边角处集中，容易击穿。4.4.2离子注入图4.4.6离子注入系统的原理示意图图4.4.7离子注入的高斯分布示意图4.5制膜技术

4.5.1氧化

1.二氧化硅的结构、性质和用途图4.5.1二氧化硅原子结构示意图氧化物的主要作用：器件介质层电学隔离层器件和栅氧的保护层表面钝化层掺杂阻挡层2.热氧化方法

反应方程式为：Si（固态）+O2（气态）→SiO2（固态）

图4.5.2SiO2生长过程中的界面位置随热氧化而移动图4.5.3干氧氧化氧化层生长厚度与温度和时间的关系图4.5.4水汽氧化氧化层生长厚度与温度和时间的关系图4.5.5湿氧氧化氧化层生长厚度与温度和时间的关系

图4.5.6湿氧和干氧的氧化速率图

图4.5.7氧化反应消耗硅示意图表4.5.1干氧氧化、湿氧氧化、水汽氧化的对比

成膜速度均匀重复性结构掩蔽性水温干氧氧化慢好致密好—湿氧氧化快较好中基本满足95℃水汽氧化最快差疏松较差102℃3.氧化工艺及氧化系统

图4.5.8水平炉管氧化反应设备4.5.2化学气相淀积

化学气相淀积的过程CVD法制备薄膜主要分为以下四个过程：（1）反应气体向基片表面扩散；（2）反应气体吸附于基片表面；（3）在基片表面发生化学反应；（4）在基片表面产生的气相副产物脱离表面，向空间扩散或被抽气系统抽走；基片表面留下不挥发的固相反应产物——薄膜。图4.5.9CVD反应室中气体流动情况

图4.5.10泊松流示意图

图4.5.11进入管型反应室中的气流展开为抛物线型的情况2.化学气相淀积的系统

图4.5.12化学气相淀积示意图3.化学气相淀积的方法

图4.5.13连续式CVD系统示意图图4.5.14三种APCVD系统的原理图图4.5.15普通低压化学气相沉底系统示意图图4.5.16PECVD系统的原理图4.单晶硅的化学气相淀积

图4.5.17外延的反应设备

6.多晶硅的化学气相淀积

图4.5.18多晶硅的化学气相淀积4.5.3物理气相淀积表4.5.3PVD法与CVD法比较

PVDCVD物质源生成膜物质的蒸汽，反应气体含有生成膜元素的化合物蒸汽，反应气体等激活方法消耗蒸发热，电离等提供激活能，高温，化学自由能制作温度250～2000℃（蒸发源）25℃～合适温度（基片）150～2000℃（基片）成膜速率25～250µm/h25～1500µm/h用途装饰，电子材料，光学材料精制，装饰，表面保护，电子材料可制作薄膜的材料所有固体（C、Ta、W困难），卤化物和热稳定化合物碱及碱类以外的金属（Ag、Au困难），碳化物、氮化物、硼化物、氧化物、硫化物、硒化物、碲化物、金属化合物、合金4.5.3物理气相淀积1.蒸发电子束蒸发电阻加热器利用射频感应加热2.溅射溅射是在真空系统中冲入一定的惰性气体，在高压电场的作用下，由于气体放电形成离子，这些离子在强电场作用下被加速，然后轰击靶材料，使其原子逸出并被溅射到晶片上，形成金属膜。图4.5.19蒸发装置示意图4.6接触与互连

图4.6.1工艺上的接触与互连1997年，IBM公司开发出芯片铜互联技术4.7隔离技术

图4.7.1LOCOS工艺主要步骤图4.7.2STI主要工艺步骤4.8封装技术

PTH封装SMT封装图4.8.1芯片的封装种类4.9主要器件和工艺流程示例

4.9.1PN结

图4.9.1合金法制造PN结的过程图4.9.2扩散法制造PN结的过程4.9.2晶体管的制造工艺

图4.9.3PNP合金管管芯结构2.扩散管图4.9.4平面晶体管管芯结构图1.合金管4.9.3双极集成电路的工艺流程图4.9.5采用的是场氧化层隔离技术制作的NPN晶体管的截面图

材料选取初始氧化注