第七章-先进封装技术(3)课件

第七章：先进封装技术120217.2BGA安装互连

7.2.1BGA焊球分布

7.2.2BGA焊球材料7.3BGA的焊接质量检测技术

7.3.1BGA工艺检测

7.3.2X射线工艺过程自动测试

7.3.3X射线断层检测7.4BGA的发展趋势220217.5CSP封装技术

7.5.1概述

7.5.2CSP封装的特点

7.5.3

CSP封装的种类7.6WLP晶圆尺寸封装(WaferLevelPackage)

7.6.1概述

7.6.2WLP晶圆尺寸封装的特点

7.6.3WLP技术目前存在的难题7.7系统级芯片(SoC,SystemonaChip)7.8系统级封装(SiP,SyseminaPackage)7.9芯片叠加技术(CoC,chiponchip)320216.5CSP封装技术6.5.1概述20世纪90年代初，日本开始研究开发出一种接近芯片尺寸的超小型封装，这种封装被称为CSP(ChipSizePackage,或ChipScalePackage)，即芯片尺寸大小的封装。1994年11月，日本半导体厂家在日本电子机械工业协会(EIAJ)定期主办的“SMT研讨会”上，首次发表了有关CSP的研究报告。基于这一成果，日本人把在美国风行一时的BGA推向CSP，从而受到工业发达国家的普遍重视。

按照国际电子封装界的共识，1996年是BGA之年，1997年是CSP开始走向实用化的一年，1999-2000年是CSP的成长期，进入21世纪可以说是CSP的天下，它将成为高密度电子封装技术的主流。42021

所谓CSP(ChipSizePackage,或ChipScalePackage)，即芯片尺寸封装，这种封装是在TSOP和BGA的基础上发展起来的，是一种超小型薄芯片封装。CSP目前尚无确切定义，不同厂商有不同的说法；目前，只有美国和日本有自己的定义。

美国定义：LSI芯片封装面积小于或等于LSI芯片面积的120％的产品称为CSP。

日本定义：LSI芯片封装每边的宽度比其芯片大1.0㎜以内的产品称为CSP。6.5.2概念52021采用CSP封装的计算机内存62021

CSP作为新一代的芯片封装技术，是在TSOP、BGA的基础上发展起来的，它的性能改进主要体现在以下几个方面：

(1)CSP封装的芯片面积与封装面积之比超过1:1.14，已经相当接近1：1的理想情况，约为BGA的1/3，仅仅相当于TSOP面积的1/6。在相同封装尺寸时可有更多的I/O数，使组装密度进一步提高，可以说CSP是缩小了的BGA。(2)CSP封装芯片不但体积小，同时也更薄；其金属基板到散热体的最有效散热路径仅有0.2mm，大大提高了芯片在长时间运行后的可靠性，线路阻抗显著减小，芯片速度也随之得到大幅度的提高。72021(3)CSP封装的电气性能和可靠性也比BGA、TSOP有相当大的提高。

在相同的芯片面积下CSP所能达到的引脚数明显比TSOP和BGA引脚数多;例如，TSOP最多304根，BGA以600根为限，CSP原则上可以制造1000根，这样它可支持I/O端口的数目就增加了很多。(4)CSP封装芯片的中心引脚形式能有效的缩短了信号的传导距离，衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得CSP的存取时间比BGA改善15%-20%。(5)CSP与外界的电气连接是通过焊球阵列焊接在基板上的；由于焊点和基板的接触面积大，芯片在运行中产生的热量很容易地传导到基板上并散发出去，并且CSP封装可以从背面散热，且热效率良好。82021

1.体积小

CSP是目前体积最小的LSI芯片封装之一。引脚数相同的封装，CSP的面积不到0.5㎜节距QFP的十分之一，只有BGA的三分之一到十分之一。

2.可容纳的引脚最多

相同尺寸的LSI芯片的各类封装中，CSP的引脚最多。例如，引脚节距为0.5㎜，尺寸为40㎜×40㎜的QFP,引脚数最多为304根。若增加引脚数，只能减小引脚节距。BGA的引脚数一般为600～1000根，然而，对于CSP，即使引脚数大幅度增加，其安装也较容易。6.5.3CSP封装的特点：920213.电性能良好

CSP内部的布线长度比QFP或BGA的布线长度短得多，寄生电容很小，信号传输延迟时间短。CSP的存取时间比QFP或BGA改善15％～20％，CSP的开关噪声只有DIP的1/2左右。4.散热性能优良

大多数CSP都将芯片面向下安装，能从芯片背面散热，且效果良好。例如日本松下电子工业公司开发的10mm×10mmCSP的热阻为35℃/W。若通过散热片强制冷却，CSP的热阻可降低到4.2℃/W，而QFP的热阻则为11.8℃/W。总之，CSP既具有普通封装的优点，又具有裸芯片的长处。1020216.5.3CSP封装的种类CSP发展很快，日本美国许多厂家都积极开发，近几年CSP有很多封装类型，尽管这些CSP在设计、材料和应用上有所不同，但一般可将它们分为五类：柔性基板CSP刚性基板CSP引线框架式CSP焊区阵列CSP微小模塑型CSP圆片级再分布CSP112021

柔性基板CSP是利用基板柔性将在芯片四周分布很窄节距焊盘再分布成PCB板上较宽节距的面阵列焊盘。

它的封装形式主要包括：增强型柔性CSP、柔性板上的芯片尺寸封装(COF-CSP)、窄节距焊球阵列(FPBGA)、微焊球阵列(μBGA)和带柔性基板的存储器芯片尺寸封装(MCSP)。

下面主要介绍柔性板上的芯片尺寸封装(COF-CSP)和窄节距焊球阵列(FPBGA)两种形式。1.柔性基板CSP122021

COF-CSP

是一种带有柔性中间支撑层的BGA芯片尺寸封装，这种封装的开发基于GE公司的MCM-F技术。

COF-CSP的特征：是在柔性基板上用激光钻孔，芯片和中间支撑层的互连是通过由溅射或电镀形成的金属化层完成，通常的极板互连是共晶BGA焊球，焊球节距为0.5mm。

COF-CSP应用：适用于从低到中等引出端数的IC芯片，潜在的应用包括便携式电子装置中存储器和ASIC的封装，也可用在机械减薄硅芯片，最薄的封装厚度只有0.25mm。(1)柔性板上的芯片尺寸封装(COF-CSP)132021

FPBGA（窄节距BGA）是日本NEC公司利用TAB技术开发出的柔性基板封装CSP。

FPBGA组成：主要由LSI芯片、载带、粘接层和金属凸点等构成；载带由聚酰亚胺和铜箔组成。采用共晶焊料（63％Sn-37％pb）作外部互连电极材料。

FPBGA的主要特点：结构简单，可靠性高，安装方便，可充分利用传统的TAB焊接机进行焊接。

(2)窄节距焊球阵列(FPBGA)142021152021

刚性基板CSP：是利用基板的刚性将芯片四周分布很窄节距焊盘再分布成PCB板上较宽节距的面阵列焊盘。

2.刚性基板CSP162021封装形式主要包括：芯片阵列封装、低成本焊凸点倒装芯片、陶瓷小型焊球阵列封装、塑料片式载体(PCC)、变换焊盘阵列封装(TGA)和陶瓷基板薄型封装等。

下面重点介绍：陶瓷基板薄型封装(CSTP)、低成本焊凸点倒装芯片、陶瓷小型焊球阵列封装、塑料片式载体(PCC)、变换焊盘阵列封装(TGA)。172021

CSTP(CeramicSubstrateThinPackage,陶瓷基板薄型封装，又称刚性基板薄型封装)是日本东芝公司开发的一种超薄型CSP。

CSTP组成：主要由LSI芯片、（或AIN）基板，Au凸点和树脂等构成；通过倒装焊、树脂填充和打印等三步工艺制成。

CSTP厚度：只有0.5～0.6㎜（其中LSI芯片厚度为0.3㎜，基板厚度为0.2㎜），仅为TSOP厚度的一半。CSTP的封装效率（即芯片与基板面积之比）高达75％以上，同样尺寸TQFP的封装效率不足30％。(1)陶瓷基板薄型封装182021

芯片阵列封装是一种使用刚性基板作为中间支撑层的塑料包封CSP，是一种微型PBGA封装；封装材料除了硅片外，还包括刚性基板、管芯粘接剂、键合引线、包封料和底部焊球引出端；芯片阵列的中间支撑层既可以是有机层压基板，也可是厚膜陶瓷基板。

芯片阵列BGA的制造与PBGA相似。首先，在准备好硅芯片和刚性基板后，将管芯面朝上粘接在中间支撑层上；然后，引线键合以建立芯片与基板之间的内部互连；最后，就是包封。(2)芯片阵列封装192021

低成本焊凸点倒装芯片适用于存储器芯片和引出端数不多的ASIC，也适用于低功耗和低引出端数的芯片。

它的特点如下：（a）PCB是一个单芯双面布线板；（b）从管芯下的基板上的周边焊盘引出的印制线在基板上向中间进行再分布；（c）再分布印制线通过通孔和封装基板底层上的铜焊盘相连；（d）封装体尺寸约等于管芯尺寸±1mm；（e）它和SMT兼容，并具有自对准特性；（f）采用下填料，倒装芯片上的焊凸点是可靠的。(3)低成本焊凸点倒装芯片202021CSP陶瓷Mini-BGA是一种使用刚性基板的芯片尺寸封装。这种封装之所以被认为是CSP，原因是它采用窄节距封装I/O，而不是因为它的封装/芯片尺寸比。除了引出端节距和焊球材料，这种封装和常规CBGA非常相似。

Mini-BGA主要应用于高速开关器件，除了一个有源硅芯片，在每上封装的中间支撑层上还组装有16个去耦电容器，能够将多达12个的Mini-BGA模块和1个时钟模块组装在一个Teflon转换卡，是设计用来控制速度高达200MHz的多处理器卡之间的信号转换的。(4)陶瓷小型焊球阵列封装2120213.引线框架式CSP（LOC型CSP）

LOC(LeadOverChip，芯片上引线)型CSP是日本富士通公司开发的一种新型结构，分为Tape-LOC型和MF-LOC型（Multi-frame-LOC，多引线框架式）两种形式。222021由图可知，这两种形式的LOC形CSP都是将LSI芯片安装在引线框架上，芯片面朝下，芯片下面的引线框架仍然作为外引脚暴露在封装结构的外面。因此，不需要制作工艺复杂的焊料凸点，可实现芯片与外部的互连，并且其内部布线很短，仅为0.1mm左右。CSP-26的电感只有TSOP-26的1/3左右；在相同条件下热阻情况，TSOP-26为36℃/W，而CSP-26仅为27℃/W。

2320214.焊区阵列CSP(LGA型CSP)

LGA(LandGridArray，焊区阵列)型CSP是日本松下电子工业公司开发的新型产品。主要由LSI芯片、陶瓷载体、填充用环氧树脂和导电粘接剂等组成。

用金丝打球法在芯片的焊区上形成Au凸点。FCB时，在PWB或其他基板的焊区上印制导电胶，然后将该芯片的凸点适当加压后，再对导电胶固化，就完成了芯片与基板的互连。导电粘接剂由Pd-Ag粉与特殊环氧树脂组成，固化后保持一定弹性。因此，即使有应力加于结合处，也不易受损。

242021项目批量生产规范推荐规范芯片厚度（mm）0.3～0.5芯片焊区节距（μm）最小120芯片焊区尺寸（μm）最小92×92焊区材料常规Al大于芯片封装尺寸(mm)每边1.00.4～0.7封装焊区尺寸(mm)0.4～0.70.6引脚数（个）45～525≥200焊区节距(mm)1.0，0.8，0.65，0.5印刷电路板参数厚度为0.6～1.5mm，2层以上4层以上LGA型CSP的结构材料及尺寸统计表252021LGA型CSP的主要特点:(a）体积小，而引脚节距大；（b）容易安装；（c）散热性能良好；（d）电性能良好；2620215.微小模塑型CSP

微小模塑型CSP是由日本三菱电机公司研制开发出来的一种新型封装形式。它主要由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在树脂上，只留下外部触点。

272021

微小模塑型CSP的制作工艺：首先在LSI芯片上制作连接焊区和外引脚的金属布线图形，制出Pb-Sn焊料浸润性良好的底层金属，制出聚酰亚胺缓冲层，在聚酰亚胺开口区域采用蒸发光刻方法形成Pb-Sn层；然后，将上述经过再布线的芯片到装焊在易于移植金凸点的框架上，使之于芯片焊区一一对应，加热加压，Pb-Sn熔化后就使框架上的金属凸点(一般为Cu)移植到芯片上；最后，模塑封装，脱模去除毛刺，形成外电极焊球。

这种结构可实现很高的引脚数，有利于提高芯片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频器件和逻辑器件的高I／O数需求。同时由于它无引线框架和焊丝等，体积特别小，提高了封装效率。2820216.6WLP晶圆尺寸封装(WaferLevelPackage)6.6.1概述

晶圆尺寸封装有别于传统、常用的芯片封装方式，是一种的提高硅片集成度的封装方法。WLP是将整片晶圆封装完之后再切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括PCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。292021简单地说，WL-CSP与传统的封装方式不同在于，传统的晶片封装是先切割再封测，而封装后约比原晶片尺寸增加20%；而WL-CSP则是先在整片晶圆上进行封装和测试，然后才划线分割，因此，封装后的体积与IC裸芯片尺寸几乎相同，能大幅降低封装后的IC尺寸.

晶圆级芯片封装方法的最大特点是其封装尺寸小、IC到PCB之间的电感很小、并且缩短了生产周期，故可用于便携式产品中，并满足了轻、薄、小的要求，信息传输路径短、稳定性高、散热性好。由于WL-CSP少了传统密封的塑胶或陶瓷封装，故IC晶片在运算时热量能够有效地散发，而不会增加主机的温度，这种特点对于便携式产品的散热问题有很多的好处。302021

6.6.2WLP晶圆尺寸封装的特点：

1.降低测试成本，特别是先进存储器件； 2.通过批量生产晶圆降低封装成本； 3.降低引线电感，提高电容特性； 4.通过采用晶圆贴装降低PCB组装成本； 5.改良裸片背面与发热球处的散热通道；6.降低贴装高度，实现真正的芯片尺寸贴装。312021

6.6.3WLP技术目前存在的难题：

1. 专用技术需要对供应渠道作垂直集成或联合开发； 2.如果不使用底部填充材料，则次级焊点的疲劳寿命可靠性会很差； 3.缺少工业外部尺寸标准，不能实现多渠道材料与设备供应； 4.特别适于高产量、高密度裸片晶圆的生产； 5.采用内向焊点，其间距密度取决于产品线路板的承受能力； 6.WLP间距的优化并不支持换代后芯片尺寸会急剧缩小的器件；7.新技术与基础设备投入很高，其投资回报要求产品要有较长生命周期。3220216.7系统级芯片(SoC,SystemonaChip)从狭义角度讲,它是信息系统核心的芯片集成,是将系统关键部件集成在一块芯片上;

从广义角度讲,

SoC是一个微小型系统,如果说中央处理器(CPU)是大脑,那么SoC就是包括大脑、心脏、眼睛和手的系统。

国内外学术界一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,它通常是客户定制的,或是面向特定用途的标准产品。

332021SoC定义的基本内容主要表现在两方面:其一是它的构成,其二是它形成过程。

系统级芯片的构成可以是系统级芯片控制逻辑模块、微处理器/微控制器CPU

内核模块、数字信号处理器DSP模块、嵌入的存储器模块、和外部进行通讯的接口模块、含有ADC

/DAC

的模拟前端模块、电源提供和功耗管理模块,对于一个无线SoC还有射频前端模块、用户定义逻辑以及微电子机械模块,更重要的是一个SoC芯片内嵌有基本软件模块或可载入的用户软件等。

系统级芯片形成或产生过程包含以下三个方面:1)

基于单片集成系统的软硬件协同设计和验证;

2)

再利用逻辑面积技术使用和产能占有比例有效提高即开发和研究IP核生成及复用技术,特别是大容量的存储模块嵌入的重复应用等;

3)

超深亚微米(VDSM)

、纳米集成电路的设计理论和技术。

342021

SoC是半导体行业里专用集成电路（ASIC,ApplicationSpecificIntegratedCircuit）和知识产权技术领先厂商们的一种流行做法，SoC发展潜力巨大，但是相关的掩膜和小尺寸器件的制作及设备成本也相当高。因此,SoC用户和SoC供应商都认为SoC可用或最终应用范围会比最初预期要小。同时，SoC的面市时间压力非常大，因此许多厂商和供应商都感到解决存储器及混合信号集成要求的最佳方法(至少在近期)是通过封装集成或者系统级封装(SIP)技术。

3520216.8

系统级封装(SiP,SyseminaPackage)

SiP又称为系统集成封装，包括用于地址子系统或功能集成中的封装技术。而其最大的问题是该方法是一种刚刚出现的新方法，尚未得到广泛应用，相比之下，现行的组装技术有现成的供货渠道与应用基础。因此和与先进技术相比，投资与应用才是面临的重大问题。362021

SiP有三种主要集成方法：