网络工程师辅导教程-计算机硬件

全国计算机技术与软件专业

技术资格（水平）考试

网络工程师辅导教程

计算机硬件基础知识部分

主讲：范立南

沈阳大学信息工程学院

请试验做下题

・内存按字节编址，地址从A4000H到CBFFFH,

共有—⑴一个字节。若用存储容量为

32KX8bit的存储芯片构成该内存，至少需要

—⑵—片。

(1)A.8OKB.96KC.160KD.192K

(2)A.2B.5C.8D.10

■

解答

《答案：(1)c(2)B

[2004年下半年网络工程师上午试题1、2

计算机基础知识

・计算机系统基本组成

•计算机的运算基础

数制及其转换

算术运算

•机内数据表示形式

原码、反码、补码、移码

定点数和浮点数

,ASCII码

汉字编码

计算机系统基本组成

・计算机系统：硬件系统+软件系统

•软件：程序+数据+相关的文档

（软件是指为管理、运行、维护及应用

计算机所开发的程序和相关文档的集合）

计算机系统基本组成

•硬件系统：主机+外存储器+I/O设备

主机=CPU+内存+时钟电路+中断控制电

路+DMA电路+总线+附属电路等

CPU=运算器+控制器

内存=ROM+RAM+cache

外存储器：硬盘、软盘、光盘、磁带等大容量

I/O设备=输入设备+输出设备

*输入设备：键盘、鼠标、扫描仪等

输出设备：显示器、打印机、绘图仪等

计算机系统基本组成

»硬件系统典型结构：采用总线结构连接

♦:♦单总线结构：各部件间通过总线交换信息

优点：扩充I/O设备容易

缺点：分时使用总线，限制了信息传送的

吞吐量

适用：微机、小型机

计算机系统基本组成

♦:♦双总线结构：CPU与主存间设专用高速

存储总线

■以CPU为中心：I/O设备与主存间信息交

换需经CPU进行

优点：控制线路简单，对I/O总线传送

速率要求较低

缺点：CPU工作效率较低

计算机系统基本组成

♦:♦双总线结构：CPU与主存间设专用高速

存储总线

■以存储器为中心：主存可通过系统总线

直接与I/O设备交换信息

优点：信息传送速率高

缺点：增加硬件投资

计算机系统基本组成

♦:♦通道结构：I/O设备较多，输入输出操作

频繁时采用

优点：可扩展性好、CPU负担轻、系

统效率高

缺点：结构相对复杂、成本较高

适用：大、中型机

机内数据表示形式

原码、反码、补K移码_____

7书写一的真值包括数值部分及其符号(+/—二

•真值在计算机中的表示称为机器数

•机器数的表示方法有原码、反码、补码、移码,

要注意正、负数的区别

•正数的原码、反码、补码完全相同，其符号位

为“(F,其余位取值不变

•对于负数，负数的原码其符号位为"1”,其余

各位取值不变；负数的反码其符号位为“1”,

.其余各位在原码基础上按位取反；负数的补码

其符号位为“广，其余各位在原码的基础上按

位求反，再在末位上加“1”

机内数据表示形式

移码

•机器数的又一种表示方法，又称增码

•常用来表示浮点数的阶码

•移码的符号位，用1表示正号，而0表示负

号

•求法:把其补码的符号位直接变反即可

机器数的运算

补码的加、减运算

A运算规则

小+门补=口]补+[门补

[X-y]补=[X*—[y]补=[X*+[―门补

“

机器数的运算

补码的加、减运算

•当运算结果超过定点数表示范围，则产生溢出

・进位判决法

令。表示次高位（最高数值位）向最高位（符

号位）的进位，C.表示符号位的进位，

则C“©C“T=1时有溢出,否则无溢出

・双符号位判决法

采用两位二进制数表示符号位：

^^0—正号11—负号

若运算结果符号位为01（正溢出）或10（负溢出）

试题举例

•用n个二进制位表示带符号纯整数时，已知

［X］补、［Y］补，则当(46)时,等式

_X］补+［Y］补=［X+Y］补成立。

(46)A、-2nC(X+Y)C2n-1

B、-2n-iW(X+Y)〈2n-i

C、-2nT-lS(X+Y)S2nT

D、-2Y(X+Y)V2。

试题举例

•用n个二进制位表示带符号纯整数时，已知

［X］补、［Y］补，则当(46)时,等式

_X］补+［Y］补=［X+Y］补成立。

(46)A、-2nC(X+Y)C2n-1

B、-2n-iW(X+Y)〈2n-i

C、-2nT-lS(X+Y)S2nT

D、-2Y(X+Y)V2。

代：，答案：B

定点数表示

•定点整数、定点小数

八

符号位

小数点小数点

位置位置

（纯小数）（整数）

・小数点位置是约定的，并没有具体的硬件

•定点数的不足

3^表示范围有限，太大或太小的数都不能表示

q♦除法不精确

浮点数的表示及其规格化

・任意浮点数N可用阶码E和尾数F表示

N=RExF

•F:数值的有效数字决定精度，定点小数（带符号纯小数）

•E:小数点的位置决定数值范围，定点整数（带符号纯整数）

•R是阶码的底，又称基数，隐含表示，通常R=2,则

N=2ExF

•E和F可分别指定为原码、反码、补码、移码

•特别注意E和F分别以什么码表示，否则就惨了

•浮点数表示格式（格式非固定）：

阶符阶码数符尾数

浮点数的规格化

•为了规范，规定在运算结束将运算结果存到

机器中时，必须是规格化的浮点数

•规格化浮点数尾数的最高数值位是有效数字,

即

正尾数O,5<F<1负尾数-1〈尸<-0.5

.

试题举例

•计算机中16位浮点数的表示格式为

0___________15

阶码尾数（含数符）

其中阶码4位（含1位符号）为定点整数，尾数12

位（含1位符号）为定点小数，设一个数机器码为

1110001010000000o

若阶码为移码且尾数为原码,则其十进制真值为▲;

若阶码为移码且尾数为反码,则其十进制真值为

若阶码为补码且尾数为原码,则其十进制真值为C；

若阶码为补码且尾数为补码,则其十进制真值为D,

将其规格化后的机器码为E。

供选择的答案

•A-D:(1)0.078125(2)20

(3)1.25(4)20.969375

•E:(1)1110001010000000

(2)11110101000000

(3)1101010100000000

(4)11110001010000

■

答案

・A:(2)

・B:(2)

・C:(l)

・D:(l)

•E:(3)

字符数据的表示方法

»字符（包括数值、文字、英文字母）进入计算

机时，必须转换成二进制，称字符编码

ABCD码：用4位二进制代码表示1位十进制数

-有权码:例,8421码等

-无权码:例，余3码，格雷码等

注：余3码=8421码+00H

格雷码编码规则是相邻两个代码间只有一位不同

字符数据的表示方法

>ASCII码：(AmericanStandardCodefor

InformationInterchange)用7位二进制数表示,

可表示128个符号，包括字母、数字、专用

字符和控制字符，国际标准ISO646,又称国

际5号代码IA5。

・常用的7位ASCII码：

30H—39H对应十进制数0—9

41H对应大写A

61H对应小写a,相差20H

20H表示空格SP

.0DH表示回车CR

汉字的处理

汉字编码

■汉字的编码输入（外

码）

・汉字的存储（内码）

•汉字的输出（字形码）

输入时汉字转化为输入码

计算机处理汉字时采用机内码

显铲字时转化为显示字形码汉字信息处理系统模型

烫历又字时又采用交换码输入---输入码----国标码一

—内码——字形码——输出

试题举例

•若某汉字的机内码为BFFOH,则该汉字的国

标码为（1）,而该汉字的区位码为（2）。

•(1)(2)A.3F70HB.1F50H

C.2F80HD.DFOFH

W了答案：(I)A(2)B

计算机体系结构

CPU

A功能

指令控制：控制机器保证顺序执行程序

操作控制：指令分析

时间控制：对各种微操作实施时间控制

数据加工：对数据做算术/逻辑运算得到结果

计算机体系结构

CPU组成一寄存器.

•累加器

・通用寄存器组：工作寄存器，提高运算速

度

・标志寄存器：$2。,0（或丫）1

•指令寄存器IR

・地址寄存器：CS,DS,SP和程序计数器PC等

■注：上述寄存器分属于运算器和控制器

计算机体系结构

CPU组成一运算器

»功能

•算术运算

•逻辑运算

A基本结构

•ALU

•累加器ACC

•寄存器组

•多路转换器

计算机体系结构

CPU组成一控制器CU

----1:，——•—.g__

•基本功能：时序控制、执行控制

・输入信号：时钟信号、指令寄存器IR、

标志位、控制总线上的控制信号

•输出信号：CPU内的控制信号、发往控

制总线的控制信号

•基本组成：指令寄存器IR、指令译码器、

程序计数器PC、时序部件、微操作形成

部件、程序状态字PSW寄存器

计算机体系结构

控制器基本功能

»时钟周期

时钟周期：T周期，机器主频，时间基准

机器周期（CPU周期）：微操作时间

指令周期：执行一条指令所需时间

,

计算机体系结构

控制器基本功能

M-L______________L———――=«=I

＞中断控制逻辑

■中断处理过程

中断响应过程：关中断；断点保护；

入口地址置入PC

中断服务过程：保护现场；开中断；

执行服务程序；关中断；恢复现场；返回

计算机体系结构

控制器基本功能

»中断控制逻辑

■中断的种类

按中断源的位置分：内部中断、外部

中断

按中断源的类型分：硬件中断、软件

中断

按中断源的屏蔽特性分：可屏蔽中断、

非屏蔽中断、

计算机体系结构

控制器基本功能

A中断控制逻辑

・多重中断：

中断排队

中断嵌套

试题举例

(2004年下半年网络工程师上午试题3)

T-——rI-

・中断响应时间是指(3)o

(3)A.从中断处理开始到中断处理结束所用的时间

B.从发出中断请求到中断处理结束所用的时间

C.从发出中断请求到进入中断处理所用的时间

D.从中断处理结束到再次中断请求的时间

/答案：(3)C

试题举例(2003年程序员上午试题58)

•在微型计算机中，采用中断方式的优点之

一是(58)。

(58)A.简单且容易实现

B.CPU可以不工作

C.可实时响应突发事件

D.传送速度最快

/答案：C

试题举例(2004年上半年高程上午试题47)

•在中断响应过程中，CPU保护程序计数器的主

要目的是是47)。

(47)A.使CPU能找到中断服务程序的入口地址

B.为了实现中断嵌套

C.为了使CPU在执行完中断服务程序时

能回到被中断程序的断点处

D.为了使CPU与I/O设备并行工作

/答案：(47)C

计算机体系结构

控制器的实现

两种方法：

•硬布线逻辑(hardwiredimplementation)

由组合电路实现

•微程序控制(micro-programmedimplementation)

CISC、RISC

..

试题举例（2003年程序员上午试题56）

•下面关于组合逻辑控制器正确的描述是：—O

A.组合逻辑控制器是由软件实现的，所以比较灵活

B.组合逻辑控制器是由硬件实现的，因此速度很快

C.组合逻辑控制器是由软件实现的，所以容易修改

D.组合逻辑控制器是一系列微指令实现的，因此体积

很小

..

分析

•按照控制信号产生的方式不同，控制器分为微程序

控制器和组合逻辑控制器两类

•微程序控制器是将全部控制信号存储在控制器中。

优点：控制信号的逻辑设计，实现及改动都较容易。

缺点：产生控制信号所需的时间较长。

•组合逻辑控制器，又称硬布线方式控制器，是用组

合逻辑的门电路实现控制信号。

优点：产生控制信号所需的延迟时间少，对提高系统

的运行速度有利。

缺点：控制信号的逻辑设计复杂，用门电路实现也一

较困难，尤其要变动一些设计更不方便■1

/答案：B

计算机体系结构

存储器系统一分类

•按位置:内存（主存）、外存（辅存）

■按材料：磁存储器、半导体存储器、光

存储器

•按工作方式：读写存储器、只读存储器

•按访问方式：按地址访问、按内容访问

■按寻址方式：随机存储器、顺序存储器、

直接存储器

计算机体系结构

存储系统一层次结构

・————————.1..3-^~~

*三级结构

高速缓存Cache+主存+辅存

目的是解决主存与CPU速度不匹配问题

。两级结构（主存+辅存）

目的是解决存储器容量不足的问题

■注：若将CPU内的寄存器也看成是一个层次,

则可将存储系统增加一个层次

计算机体系结构

存储器系统一主存（半导体存储器）

・，———I.■—-—I

•RAM：断电后信息丢失，SRAM（集成度低，不需

刷新），DRAM（集成度高，动态刷新）

•掩膜ROM：厂家写入

•PROM：一次性写入

•EPROM：紫外线擦除

•EEPROM：电可擦除

•闪存FM（flashmemory）：特性介于EPROM和

EEPROM之间，类似EPROM,可用电信号进行删除

工作（不能单字节），速度远快于EPROM,集成度

与EPROM相当，高于EEPROM

■存储器周期：两次相邻存取之间所需时间义

■存储器带宽:每秒钟能访问的bit数

试题举例

•某内存按字节编址，存储器芯片的容量为

16KX4bit,用止匕芯片构成从40000H至UBFFFFH

的内存，要用(1)片这样的芯片。某EPROM

芯片上有24条地址线A。一A23,数据线为8条Do

—D7,该EPROM芯片的容量为(2)。

•(1)A.8B.16C.32D.64

•(2)A.1024KBB.4MBC.8MBD.16MB

/答案：(1)D(2)D

试题举例（2000年高程上午试题10）

・假设某计算机具有1M字节的内存（目前使用

的计算机往往具有64M字节以上的内存），并

按字节编址，为了能存取该内存各地址的内容,

其地址寄存器至少需要二进制A位。为使4

字节组成的字能从存储器中一次读出，要求存

放在存储器中的字边界对齐，一个字的地址码

应B0若存储周期为200ns,且每个周期可

访问4个字节，则该存储器带宽为Lbits/s。

假如程序员可用的存储空间为4M字节，则程

序员所用的地址为』而真正访问内存的地.

址称为工_o

供选择的答案

A：①10②16③20@32

B：①最低两位为00②最低两位为10

③最局两位为00④最IWJ两位为10

•C：①20M②40M③80M@160M

•D：①有效地址②程序地址

③逻辑地址④物理地址

-E：①指令②物理地址

③内存地址④数据地址》

/答案:A:(3)B:(l)C:(4)D:(3)E:(2)

计算机体系结构

存储器系统一高速缓存Cache

♦:♦特点

•位于CPU和主存之间

•容量小：几KB-几MB

•速度快：高于主存5—10倍，快速半导

体存储器

・其内容是主存局部区域的副本

•Cache既可存放程序又可存放数据

计算机体系结构

存储器系统一高速缓存Cache基本结构

ACache存储体：一般由SRAM构成

计算机体系结构

存储器系_统一_高速缓存Cache基本结构

A地址映像：把CPU送来的主存地址转换成

Cache地址

口直接映像：每个主存页只能复制到某一固

定的Cache页中

/优点：容易实现

/缺点：不够灵活，不能充分利用Cache空间

计算机体系结构

存储器系统一高速缓存Cache基本结构

口全相联映像：主存的每一页可映像到Cache

的任意一页（没有对应关系）

/优点：灵活，Cache得到充分利用

/缺点：速度慢，成本高，不实用

计算机体系结构

存储器系统一高速缓存Cache基本结构

।■■---------------------------------_______________

□组相联映像：折衷

・组间采用直接映像，组内的页为全相联映像

计算机体系结构

存储器系统一高速缓存Cache基本结构

_________________________________________________________■I~~—

A替换机构

•作用：由硬件组成，并按替换算法进行设计,

其作用是指出应替换的页号，其目的是获得

最局的命中率

•常用替换算法：

先进先出(FIFO)

近期最少使用(LRU—LeastRecentlyUsed)

计算机体系结构

存储器系统一Cache的读写操作

»读操作

•访存时，将主存地址同时送主存和Cache

•一则启动对主存的读操作，二则在Cache中按映像

方式从中获取Cache地址

•并将主存标记与Cache标记比较

•若相同，则访问命中，从Cache中读出数据，因

Cache速度比主存快，故不等主存读操作结束，即

可继续下一次访存操作

­若不相同，则访问未命中，则从主存中读取数据，

并考虑是否按某替换算法更新Cache某页内容

计算机体系结构

存储器系统一Cache的读写操作

»写操作：两种方法^―

口考回法WB（writeback或抵触修改法）：信息

暂时只写入Cache,并用标志（“修改位”）加以

注明，直到该页内容需从Cache中替换出来时，才

一次写入主存。

优点：操作速度快

缺点：在写回主存前，主存中没有这些内容，与

Cache不一致，易造成失误

口写直达法WT（或写通法writethrough）：信息在写

入Cache时也同时写入主存（无修改标志位）&

优点：主存与Cache始终保持一致缺点：速度慢

试题举例

(2004年上半年程序员上午试题56、57)

•在CPU执行一段程序的过程中，Cache的

存取次数为3800次，由主存完成的存取

次数为200次。若Cache的存取时间为5ns,

主存的存取周期为25ns,贝UCache的命中

率为(56)；CPU的平均访问时间为

(57)ns。

•(56)A.0.93B.0.95C.0.97D.0.99

•(57)A.5B.6C.7D.8

/答案：(56)B(57)B

Cache

•假设Cache存储器分为指令体(I-Cache)和数

据体(D-Cache)

•设指令Cache和数据Cache的访问时间均为

主存的访问时间为Tm，指令Cache的命中率为

H，数据Cache的命中率为Hd，CPU访存取指

的比例为则存储体系的等效访问时间为

7；=/(〃£+(1—+(1也)

举例

•某机是由高速缓存与主存组成的两级存储系

统，高速缓存存取周期Tc=50ns,主存存取

周期Tm=400ns,访问Cache的命中率为0.96。

(1)系统等效的存取周期Ta为多少？

(2)如果将高速缓存分为指令体和数据体，

使等效存取周期减少了10%。在所有的访问

操作中有20%是访问指令体，而访问指令体

的命中率仍为0.96,问数据体的访问命中率

应是多少？或

分析与解答

•(1)系统等效存取周期为

Ta=HTc+、(1-77J)Tm=0.96x50+、(1-0.96))x400=64ns

・(2)设改进后的D-Cache的命中率为Hd，

Ta=ft{HTc+(1-Hi)TJ+(1-力(H,+(1-Hd)Tm)

64x(1-10%)=0.2(0.96x50+(1-0.96)x400)

+(1—0.2)(凡x50+(1—凡)x400)

280凡=275.2,

Ha.®0.983fc・TM

试题举例（1998年高程上午试题8）

•设有三个指令系统相同的处理机X、Y和Z,它

们都有4K字节的高速缓冲存贮器（Cache）和

32M字节的内存，但是其存取周期都不一样，

如下表所示（Tic和Tim分别表示i处理机Cache

存取周期和主存存取周期）；

XYZ

Tic40ns100ns120ns

Tim1|Js0.9|Js0.8|Js

•若某段程序，所需指令或数据在Cache中取到

的概率为P=0.5,则处理机X的存储器平均存

取周期为_1_口So并假定指令执行时间与存

储器的平均存取周期成正比，则此时三个处

理机执行该段程序由快到慢的顺序为/

・若P=0.65时，则顺序为C。

・若P=0.8时，贝IJ顺序为旦。

■若P=0.85时，则顺序为Eo

供选择的答案

•A：①0.2②0.48

③0.52@0.6

•B〜E：①X、Y、Z②X、Z、Y

③Y、X、Z④Y、Z、X

⑤Z、X、Y⑥Z、Y、X

..

/答案：A:(3)B:(6)C:(5)D:(2)E:(1)

试题举例（1996年高程上午试题8）

•在多级存储系统中，Cache处在CPU和主存之间，解

决A问题。若Cache和主存的存取时间分别为T［和

T2,Cache的命中率为H,则该计算机实际存取时间

为B。当CPU向存储器执行读操作时，首先访问

Cache,如命中，则从Cache中取出指令或数据，否

则从主存中取出，送当CPU向存储器执行写操

作时，为了使Cache内容和主存的内容保持一致，若

采用D法,同时写入Cache和主存。由于Cache容量

比主存容量小，Cache满时，又要执行把主存信息向

Cache写入时，就要淘汰Cache中已有的信息。为了

提高Cache的命中率，常采用一种上替换算法。网

供选择的答案

­A:(1)主存容量扩充(2)主存利CPU速度匹配

（3）多个请求源访问主存(4)BIOS存放

•B:(1)町+12(2)(1-H)T]+HT2

(3)12-町(4)HT[+(1-H)T2

•C:(1)Cache(2)CPU

(3)Cache和CPU(4)Cache或CPU

•D:(1)写回(2)写通

(3)映照(4)特征

•E:(1)LRU(2)FIFO

(3)FILO(4)RANDOM，

答案

•A:(2)

•B:(4)

•C:(3)

•D:(2)

•E:(1)

..

试题举例(2002年高程上午试题53/54/55)

•一般来说，Cache的功能(53)。某32位计算

机的Cache容量为16KB,Cache块的大小为

16B,若主存与Cache的地址映射采用直接

映射方式，则主存地址为1234E8F8(十六进

制)的单元装入的Cache地址为(54)。在下

列Cache替换算法中，平均命中率最高的是

(55)。

供选择的答案

(53)A.全部由软件实现B.全部由硬件实现

C.由硬件和软件相结合实现

D.有的计算机由硬件实现，有的计算机由软件

实现

(54)A.00010001001101(二进制)

B.01001000110100(二进制)

C.10100011111000(二进制)

D.11010011101000(二进制)

(55)A.先入后出(FIL0)算法

B.随机替换(RAND)算法

C.先入先出(FIFO)算法

D.近期最少使用(LRU)算法

/答案：(53)B(54)C(55)D

试题举例

(2004年下半年网络工程师上午试题7、8)

・容量为64块的Cache采用组相联的方式映像,

字块大小为128个字，每4块为一组。若主容

量为4096块，且以字编址，那么主存地址应

为—⑺一位，主存区号应为_(8)_位。

⑺A.16B.17C.18D.19

(8)A.5B.6C.7D.8

/答案：(7)D(8)B

计算机体系结构

存储器系统一辅存

特点：容量大、可靠性高、价格低

•磁带存储器：顺序存取设备

分两种：启停式磁带机、数据流磁带机

•磁盘存储器

分两种：硬盘、软盘

•光存储器：利用激光束

分为：CD（数字音频信息）、CD-ROM（数字化

编码信息、只读）、WORM（write-onceread-many）＞

EOD（erasableopticaldisk反复读写）.

计算机体系结构

存储器系统_磁盘存储器一

/晶i：磁盘旎誉一圈磁头在盘面上留下一个圆花轨

迹称为一个藏道

•道密度(tpi):沿磁盘半径方向单位长度内磁道数

•位密度(bpi):沿磁道方向，单位长度内存储的二进制

信息位数注：单位长度指每毫米或每英寸

•存储容量：磁盘能存储二进制位信息的总量

非格式化容量=存放数据的盘面数nX每面磁道

数tX磁道周长X(对应的)位密度

格式化容量=存放数据的盘面数nX每面磁道数

tX每道扇区数sX每个扇区存储的数据字节数b，

注：一般情况，磁盘容量指格式化容量Hi

计算机体系结构

_存储器系统一磁盘存储器_

•存取时间：磁盘磁头接到读写信号：从当前位良移

动到指定位置，并完成读写的时间

•存取时间包括寻道时间和寻找扇区的等待时间

•寻道时间（seektime查找时间）：磁头移动到目标磁道

（或柱面）所需的时间

•等待时间（rotationallatency）:待读写的扇区旋转到磁头

下方所用时间。用磁道旋转一周所用时间的一半作

为平均等待时间

•寻找不同磁道和等待不同区域花的时间不同，通常

取其平均值称为平均存取时间4w

计算机体系结构

存储器系统一磁盘存储器

•数据传输速率R：磁头找到地址后单位时间写入或读

出的字节数。R=B/T

B：一个磁道上记录的数据字节数

T：磁盘旋转一周所需时间

或R=每个扇区的字节数X每道扇区数X磁盘转速

注：每个磁道上的记录的数据位数是相同的；

不同磁道上的位密度不一样，越靠近盘心的磁道.

位密度越高H

试题举例

(2004年下半年网络工程师上午试题6)

・单个磁头在向盘片的磁性涂层上写入数

据时，是以_(6)_方式写入的：

(6)A.并行B.并一串行

C.串行D.串一并行

/答案：(6)C

试题举例

(2004年上半年程序员上午试题58)

•磁盘存取时间包括寻道的时间、定位扇

区的时间以及读写数据的时间，若磁盘

的转速提高一倍，则(58)。

(58)A.平均存取时间减少

B.平均寻道时间减少

C.存储道密度增加一倍

D.平均寻道时间增加

/答案：（58）

试题举例（2003年程序员上午试题52-54）

•某硬磁盘有5个记录面，记录面上有效记录区域的内

径为20cm,外径为30cm。内层磁道上记录的位密度

为250bit/mni,道密度为10道/mm,每一磁道上分

为16个扇区，每个扇区记录1KB（字节），磁盘旋转速

度为10000转/分。则该硬磁盘的非格式化容量约为

（52）MB：格式化容量约为（53）MB：该硬磁盘的

数据传输速率约为（54）MB/So

(52)A.37B.42C.47D.56

(53)A.25B.29C.33D.39

(54)A.1.8B.2.2C.2.6D.3.1

，答案：(52)C(53)D(54)C

计算机体系结构

I/O技术一接口功能

•完成设备间的物理连接

•地址译码

•在主机与I/O设备间交换数据、控制命令及

状态信息

•支持主机采用程序查询、中断、DMA等访

问方式

•提供主机和I/O设备所需的缓冲、暂存、驱

动能力，满足一定的负载要求和时序要求

•进行数据类型、格式等方面的转换

计算机体系结构

I/O技术一接口分类

•按数据传送格式：并行接口、串行接口

•按主机访问I/O的控制方式：程序查询接

口、中断接口、DMA接口

■按时序控制方式：同步接口、异步接口

计算机体系结构

I/O技术一I/O接口编址方式

•统一编址

•独立编制

*

试题举例

(2004年上半年高级程序员上午试题46)

•若某个计算机系统中，内存地址与I/O地

址统一编址，访问内存单元和I/O设备是

靠—(46)—来区分的。

(46)A.数据总线上输出的数据

B.不同的地址代码

C.内存与I/O设备使用不同的地址总线

D.不同的指令

/答案：(46)B

计算机体系结构

CPU与外设间交换数据的方式

・一二=-----------------■।,”一^一.ME

•直接程序控制方式：数据的I/O完全由CPU控制，包

括无条件(立即传送)、查询方式

•程序中断方式：CPU利用率高

•DMA方式(directmemoryaccess)

获取总线3种方式：

暂停方式：DMAC请求控制总线

周期窃取方式：请求CPU进入空闲态，插入一个

DMA周期，传完一字后，总线还CPU

共享方式：CPU不用总线时由DMAC进行DM&撇

•通道控制方式：输入输出处理机IOP,效率高‘1

计算机体系结构

I/O系统一常见输入设备

•键盘

•鼠标器、跟踪球（轨迹球）、操纵杆

・光笔输入

•图像输入设备（数码相机、摄像机）

•语音输入设备

•光学字符识别（OCR）一扫描仪

•条码输入

•中文手写输入系统

计算机体系结构

I/O系统一常见输出设备

•显示设备

按显示器件分：阴极射线管显示器CRT、

液晶显示器LCD、等离子显示器等

按显示内容分：字符、图形、图像显示器

■打印设备

击打式：点阵式打印机（针打）

非击打式：喷墨式、激光打印机

•绘图仪

•音频输出设备

计算机体系结构

一I/O系统一设备接口.

•微机上新型的常用接口（外总线）

USB（UniversalSerialBus）:通用串行总线（4条线=2数

据+2电源），USB1.0传送率12Mb/s,USB2.0为480Mb/s,

可连多个设备（127个），支持即插即用及热插拔，支

持异步传输模式

IEEE1394:串行总线（6条线=2数据+2控制+2电源），

传送率400Mb/s—3.2Gb/s,可连多个高速设备（63个），

支持即插即用及热插拔，支持同步和异步传输模式

PCMCIA（PersonalComputerMiniature

CommunicationsInterfaceAdapter）:个人计算机小型通信

接口适配器，用于便携机，又称PC卡插槽，可插⑷存；

SRAM、Modem等V

指令系统

指令格式

•在计算机内部，机器指令以二进制位形式表

示和存放

•为方便描述和讨论，通常以助记符的形式来

表示机器指令

•指令格式：2个基本部分

操作码（操作功能）、地址码（操作对象）

指令系统

指令的寻址方式

•立即寻址：ADDAX,100

•直接寻址：ADDAX,[100]

•寄存器寻址：ADDAX9BX

・寄存器间接寻址：ADDAX,[BX]

•间接寻址：ADDAX,[[100]]

•变址寻址：ADDAX,[DI+100]

•相对寻址：ADDAX,*100

指令系统

_指令的执行过程

按程序指针PC中的地址从内存中读取指6

对指令译码以确定其所要实现的功能

计算操作数的地址

从该地址读取操作数

执行操作

保存结果

计算下一条要执行指令的地址并存入PC

指令系统

指令的种类和功能

—————_一_一^=»

»数据传送类

■数据传送

■数据交换

•堆栈操作

»输入/输出类

»算术运算类

»逻辑运算类

»移位操作类（算术移位、逻辑移位、循环

指令系统

指令的种类和功能

A程序控制类

»串操作类

A处理机控制类

»数据转换类

*

试题举例(2002年程序员上午试题56、57)

•计算机指令系统中采用不同寻址方式的主要目的是

(56)o在下列寻址方式中取得操作数速度最慢的

是(57)。

(56)A、可直接访问内存或外存

B、提供扩展操作码并降低指令译码难度

C、简化汇编指令的设计

D、缩短指令长度，扩大寻址空间，提高编程灵

活性

(57)A、相对寻址B、基址寻址

C、寄存器间接寻址D、存储器间接寻址V1

/答案：(56)D(57)D

试题举例（2002年程序员上午试题60）

_____————

•对8位补码操作数（A5）16,进行2位算术右

移的结果为（60）。

•(60)A、(D2)16

B、(52)16

C、(E9)16

D、(69)16

/答案：(60)C

试题举例(2004年上半年高程上午试题50)

——---..__：_：­

•从基本的CPU工作原理来看，若CPU执行

MOVR1,RO指令(即将寄存器R0的内容传

送到寄存器R1中)，则CPU首先要完成的操

作是(50)(其中PC为程序计数器；M为主

存储器；DR为数据寄存器；IR为指令寄存器;

AR为地址寄存器)

•(50)A.(RO)-R1B.PC—AR

C.M—DRD.DR—IR

/答案：(50)B

试题举例

（2003年高程上午试题51、52）

•某计算机有14条指令，其110.15

120.15

使用频度分别如表所示。130.14

这14条指令的指令操作140.13

150.12

码用等长码方式编码，其160.11

编码的码长至少为（51）位。170.04

180.04

若只用两种码长的扩展190.03

操作码编码，其平均码长1100.03

至少为（52）位。Ill0.02

1120.02

1130.01

1140.01

供选择的答案

(51)A.3B.4C.5D.6

(52)A.2.8B.3.4C.3.8D.4.2

..

/答案：(51)B(52)B

计算机性能

•计算机系统性能指标主要取决于计算机

的本质属性-时空属性

•衡量机器性能的惟一固定而且可靠的标

准就是真正执行程序的时间

..

•一个程序在CPU上运行所需的时间TCPU(或TE)

表示为

TCPU=TE=1NXCPIXTc

片要执行程序中的指令总数

Tc处理器时钟周期，计算机内部操作的基

本时间单位，其倒数£是时钟频率，即CPU主频

CPI执行每条指令所需的平均时钟周期数

(ClockcyclePerInstruction)

计算机性能一常用指标MIPS

•MIPS(MillionInstructionsPerSecond)

每秒百万条指令

MIPS=工-^--

66

TrpnxlQCPIxlQ

MIPSxlO6

•机器工作频率越高，或CPI越小，其MIPS值

越高

•从一定程度上反映了机器的性能,

计算机性能一常用指标MFLOPS

•MFLOPS(MillionFloatingpointOperationsPer

Second)每秒百万浮点运算

MFL°PS=不号次其中*N表示浮点运算次数

E____..

•由于MFLOPS取决于机器和程序两个方面，因

止匕MFLOPS只能用来衡量机器浮点操作的性能，

而不能体现机器的总体性能

•适于评价向量机，因为MFLOPS是基于操作而

非指令的，故可用来比较两种不同的机器

•MFLOPS和MIPS量值关系无统一标准。但一般

认为1次浮点运算需3条指令，即3Mos

试题举例

（199咪高级程序员上午试题8）

■某CPU的主振频率为100兆赫，平均每个机器

周期包含4个主振周期。各类指令的平均机

器周期数和使用频度如下表所示，则该计算

机系统的速度为平均约_A_兆指令/秒。

其

乘

指令类别访内一般算术逻比较与转

它

除

辑运算移等

平均机器周期数/2.51.251.5155

指令

使用频度25%40%25%5%5%

试题举例

（1997年高级程序员上午试题8）

•若某项事务处理工作所要执行的机器指令数是：一控制

程序（以访内、比较与转移及其它指令为主）220000条

指令和业务程序（以包括乖除在内的算术逻辑运算为主）

90000条指令，且指令使用频度基本如上表所示，则该

计算机系统的事务处理能力约为_B_项/秒。

•若其它条件不变，仅提高主振频率至150兆赫，则此时

该计算机速度为平均约_C_兆指令/秒，对上述事务的

处理能力约为_D_项/秒。

•若主频仍为100兆赫，但由于采用了流水线和专用硬件

等措施，使各类指令的每条指令平均机器周期数都变为

1.25,此时，计算机的速度平均约E兆指令/秒。1

供选择的答案

A〜E：①1②5③10

④15⑤20⑥33.3

⑦50⑧66.7⑨100

⑩200

*

答案

・A.③

・B.⑥

・C.④

・D.⑦

・E.⑤

..

CISC与RISC

•一种指令系统中的指令支持哪些类型（如算术

和逻辑运算、数据传输、控制、系统、浮点、

十进制、字符串等）的操作，属于指令系统结

构功能设计问题

•在这一问题处理上有两种截然不同的方向

•一个方向是强化指令功能，实现软件功能向硬

件功能转移，称之为复杂指令集计算机CISC

•另一个方向是尽可能降低指令集结构的复杂性,

以达到简化实现，提高性能的目的，称之为直

简指令集计算机RISC❶

试题举例（1999年高程上午试题12）

•计算机执行程序所需的时间P,可用P=

I*CPI*T来估计，其中I是程序经编译后的机

器指令数，CPI是执行每条指令所需的平均

时钟周期数，T为每个时钟周期的时间。

RISC计算机是采用△来提高机器的速度。

它的指令系统具有上_的特点。指令控制部

件的构建，_C_ORISC机器又通过采用D来

加快处理器的数据处理速度。RISC的指令

集使编译优化工作且。」

供选择的答案

・A：①虽增加CPI,但更减少I

②虽增加CPL但更减少T

③虽增加T,但更减少CPI

④虽增加I,但更减少CPI

•B：①指令种类少

②指令种类多

③指令寻址方式多

④指令功能复杂

供选择的答案

•C：①CISC更适于采用硬布线控制逻辑，而

RISC更适于采用微程序控制

②CISC更适于采用微程序控制，而RISC

更适于采用硬布线控制逻辑

③CISC和RISC都中采用微程序控制

④CISC和RISC都只采用硬布线控制逻辑

•D：①多寻址方式②大容量内存

③大量的寄存器④更宽的数据总线

•E：①更简单②更复杂③不需要④不可能

答案

・A:(4)

・B:(1)

・C:(2)

・D:(3)

・E:(1)

计算机体系结构

总线

•一组信号线

•连接多个设备的信息传送通道

•任何连接两个以上元器件的电子线路均可称总

线

,分类

芯片内总线：集成电路芯片内各部分的连接

元件级总线：一块电路板内各元器件间的连接

内总线（系统总线）：计算机各组成部分间的连接

外总线（通信总线）：计算机与外设或计算机间的连标.

计算机体系结构

计算机系统的分类一Flynn分类法

।■—■■…，——■—・।―

•SISD:单指令流单数据流（传统计算机）

•SIMD:单指令流多数据流，如并行处理机

（资源重复技术）、流水结构的单机系统

（时间重叠技术）

•MISD:多指令流单数据流

•MIMD:多指令流多数据流，如多处理机系统

计算机体系结构

并行处理技术

并行性：在同一时刻或同一时间间隔完

成两种或两种以上性质相同或不相同的

工作，主要在时间上互相重叠，都存在

并行性

计算机体系结构

并行处理技术一并行措施

•时间重叠:引入时间因素。如：流水线

处理机

•资源重复：引入空间因素。如：多处理

机系统、阵列式处理机

•资源共享：引入时间因素。如：分布式

处理系统、计算机网络

计算机体系结构

并行处理技术一阵列处理机

-又称并行处理机？属于SIMD一〜

•从指令执行过程看，SIMD计算机每次只能执

行一条指令，仍是串行的，但从执行数据的过

程看，由于多个处理单元在同时执行一条指令

时，产生了多个数据流，因此具有数据并行性

•采用资源重复技术

・两种典型结构：

展了具有分布存储器的并行处理机结构

.具有共享存储器的并行处理机结构

试题举例(2003年高程上午试题48)

而指流多数据流计算机由(4元一

(48)A.单一控制器、单一运算器和单一存储

器组成

B.单一控制器、多个执行部件和多个存

储器模块组成

C.多个控制部件同时执行不同的指令，

对同一数据进行处理

.D.多个控制部件、多个执行部件和多个

存储器模块组成

/答案：(48)B

试题举例

（2004年下半年网络工程师上午试题5）

・在单指令流多数据计算机（SIMD）中，各

处理单元必须_⑸_。

（5）A.以同步方式，在同一时间内执行不同

的指令

B.以同步方式，在同一时间内执行同一指令

C以异步方式，在同一时间内执行不同指令

D.以异步