嵌入式系统原理与应用 课件 第3章 存储系统组成与设计

嵌入式系统原理与设计第3章存储系统组成与设计第3章01020304存储器简介常用存储器存储系统设计高速缓存系统设计/01存储器简介存储原理存储器是利用存储介质的不同稳定状态来存储信息存储介质特点：①两种稳定状态；②方便检测；③容易相互转换。存储器分类1.按存储介质分类

(1)半导体存储器：速度快，用作内存。

◆记忆原理：触发器、电容（静态、动态）

◆双极型晶体管（ECL、TTL、I2L）

◆场效应管型MOS（PMOS、NMOS、CMOS）

(2)磁表面存储器：容量大，用作外存。

(3)光存储器：可靠性高，保存时间长。存储器分类2.按存储方式分类(1)随机访问存储器RAM

存储器的任意单元都可随机访问。

访问时间与存储单元的位置无关(2)只读存储器ROM

正常工作时只读，能随机读出，不能随机写入。◆MROM：只读◆PROM：一次写◆可多次改写ROM：EPROM、E2PROM存储器分类2.按存储方式分类(3)顺序存取存储器◆信息以文件形式组织，一个文件包含若干个块，一个块包含若干字节；◆存储时以数据块为单位存储，数据的读取时间与数据物理位置关系极大；

◆速度慢，容量大，成本低；◆磁带、电荷耦合器件CCD、VCD存储器分类3.按存储器信息的可保存性分(1)断电后是否丢失数据◆易失性存储器特点：断电后，信息就丢失。如SRAM◆非易失性存储器(永久性存储器)特点：断电后，信息不丢失。如磁盘(2)读出后是否保持数据

◆破坏性存储器特点：读出时，原存信息被破坏，需重写。如：DRAM

◆非破坏性存储器特点：读出时，原存信息不被破坏。如：SRAM存储器分类4.按在计算机系统中的作用分类

(1)高速缓冲存储器：位于主存和CPU之间

(2)主存储器：一般存在于CPU主板上，常用DRAM构建，用来存储计算

机运行期间较常用的大量的程序和数据。

(3)辅助存储器：不能由CPU的指令直接访问，必须通过专门的程序或专

门的通道把所需的信息与主存进行成批交换，调入主存后才能使用。存储器性能指标

(1)存储容量：存储器所能存储的二进制信息总量。

(2)速度:主存的一项重要技术指标。◆存取时间：又称访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。◆存储周期:指连续启动两次独立的存储体操作所需的最小时间间隔。它包括存储器的存取时间和自身恢复时间存储器性能指标(3)带宽（存储器数据传输率、频宽）:

存储器单位时间所存取的二进制信息的位数。带宽＝存储器总线宽度/存取周期(4)价格（每位价格）存储容量越大，存取速度越快，存储器的价格也就越高。

除上述指标外，影响存储器性能的还有功耗、可靠性等因素。/02常用存储器ROM存储器ROM存储芯片的基本结构举例：用三极管构成4*4ROM存储器ROM存储器一次性编程只读存储器PROMPROM内部是通过保险丝一样的结构进行内部连接，只能编程一次。存储位元的基本结构有两种：全“1”熔断丝型、全“0”肖特基二极管型，ROM存储器光擦除可编程只读存储器EPROM可重复擦除和写入，写入数据时，需要过紫外线照射芯片上的石英玻璃窗口将原存储内容抹去FG浮空栅,CG为控制栅，当FG有电子积累时，该MOS管的开启电压变得很高，即使CG为高电平，该管仍不能导通，这种状态代表存储0。反之，FG无电子积累时，MOS管的开启电压较低，当CG为高电平时，该管可以导通，这种状态代表存储1用EPROM实现组合逻辑www.islide.cc17RAM存储器SRAM利用触发器来存储信息T1通导，T2截止，为“1”状态；T2通导，T1截止，为“0”状态。RAM存储器SRAM保持

字驱动线W处于低电位时，T5、T6截止，切断了两根位线与触发器之间的联系。写入操作

写入“1”：位线D上加低电位，位线D上加高电位，即B点为高电位，A点为低电位，导致T1导通，T2截止，保存了信息“1”。

写入“0”：位线D上加高电位，位线D上加低电位，即B点为低电位，A点为高电位，导致T2导通，T1截止，保存了信息“0”。RAM存储器SRAM读操作若原存信息为“1”，即T1导通，T2截止。这时B点为高电位，A点为低电位，分别传给两根位线，使得位线D为低电位，位线D为高电位，表示读出的信息为“1”。若原存信息为“0”，即T2导通，T1截止。这时A点为高电位，B点为低电位，分别传给两根位线，使得位线D为高电位，位线D为低电位，表示读出的信息为“0”。RAM存储器DRAM利用和晶体管集电极相连的电容的充放电来存储信息定义：C上有电荷—“1”

C无电荷—“0”保持：字线w低，T截止，切断了C的通路，

C上电荷状态保持不变。当然由于

漏电存在，需刷新。RAM存储器DRAM写入操作写入“1”，位线D上加高电位，对电容C充电。写入“0”，位线D上加低电位，电容C通过T放电。读操作当T导通以后，若原存信息为“1”，电容C上的电荷通过T输出到位线上，在位线上检测到电流，表示所存信息为“1”。若原存信息为“0，电容C上几乎无电荷，在位线上检测不到电流，表示所存信息为“0”。RAM存储器由于有漏电阻存在，电容上的电荷不可能长久保存，需要周期地对电容进行充电，以补充泄漏的电荷，这个过程称为DRAM刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍的时间间隔称为刷新周期，刷新周期主要取决于电容的放电速度。集中式刷新，在刷新周期内集中安排刷新时间，在刷新时间内停止CPU的读写操作；分散式刷新，将系统的存取周期分成两部分，前半期可用于正常读写或保持，后半期用于刷新；异步式刷新，把刷新操作平均分配到整个最大刷新间隔内进行。RAM存储器由于有漏电阻存在，电容上的电荷不可能长久保存，需要周期地对电容进行充电，以补充泄漏的电荷，这个过程称为DRAM刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍的时间间隔称为刷新周期，刷新周期主要取决于电容的放电速度。集中式刷新，在刷新周期内集中安排刷新时间，在刷新时间内停止CPU的读写操作；分散式刷新，将系统的存取周期分成两部分，前半期可用于正常读写或保持，后半期用于刷新；异步式刷新，把刷新操作平均分配到整个最大刷新间隔内进行。RAM存储器假定DRAM允许的刷新周期为2ms，存储器的存取周期为0.5μs，容量为16K×1位，存储矩阵为128×128，在2ms内要对128行全部刷新一遍。集中式刷新需要在2ms的周期末尾，对整个DRAM的128行刷新一遍，所需时间为128×0.5μs=64μs。RAM存储器分散式刷新将系统的存取周期分成两部分，前半期可用于正常读写或保持，后半期用于刷新。存储芯片的存取周期：0.5

s系统存取周期应：1

sRAM存储器异步式刷新把刷新操作平均分配到整个最大刷新间隔内进行，相邻两行的刷新间隔为最大刷新间隔时间÷行数。在前述的128×128矩阵例子中，2ms内分散地将128行刷新一遍，即每隔15.5μs（2000μs÷128≈15.5μs）刷新一行。闪存Flash闪存位元结构与EPROM隧道氧化层的位元结构类似。由两个相互重叠的多晶硅栅组成，浮栅用来存储电荷，以电荷多少来代表所存储的数据；控制栅作为选择栅极起控制与选择的作用。Flash和E2PROM的最大区别在于Flash按扇区操作，E2PROM则按字节操作，二者寻址方法不同。Flash的电路结构较简单，同样容量占芯片面积较小，数据密度更高，降低了成本。闪存Flash分为NORFlash和NANDFlash。NOR表示或非门电路，NAND表示与非门电路。两者主要存在以下几点差异：(1)读写操作单位不同，NOR闪存以字节为单位，而NAND闪存以页为单位(2)读写速度不同，NOR闪存随机读取速度快，NAND闪存编程和擦除速度更快。(3)存储密度不同，NAND闪存单位面积的存储密度更高。(4)接口复杂度及可靠性不同，NOR闪存接口简单，可靠性高，而NAND闪存需

要用一些信道纠错算法来保证数据的可靠性。(5)耐久性方面，NAND闪存编程/擦除次数通常大于NOR闪存。磁表面存储器1.磁表面存储器把某些磁性材料均匀地涂敷在载体的表面上，形成厚度为0.3～5μm的磁层，将信息记录在磁层上，构成磁表面存储器。2.磁表面存储器存储信息的原理利用磁性材料在不同方向的磁场作用下，形成的两种稳定的剩磁状态来记录信息。磁表面存储器3.磁表面存储器信息编码磁表面存储器4.磁表面存储器的读写操作◆磁头：磁表面存储器的读写元件。利用磁头来形成和判

别磁层中的不同磁化状态。◆磁头是由铁氧化体或坡莫合金等高导磁率的材料制成的

电磁铁，磁头上绕有读写线圈，可以通过不同方向的电流。◆写磁头：用于写入信息的磁头。读磁头：用于读出信息的磁头。复合磁头：既可用于读出，又可用于写入的磁头。磁表面存储器磁表面存储器的写操作磁表面存储器磁表面存储器的读操作机械硬盘◆磁盘存储器由驱动器、控制器和盘片三部分组成◆磁盘驱动器又称磁盘机或磁盘子系统用于控制磁头与

盘片的运动及读写。是独立于主机之外的完整装置。◆机械硬盘是最常

见的磁性存储器机械硬盘◆磁盘控制器主机与磁盘驱动器之间的接口，通常是插在主机总线插槽中的一块印刷电路板。磁盘控制器的作用：接受主机发出的命令与数据，转换为驱动器的控制命令和数据格式，控制驱动器的操作。

机械硬盘◆盘片：存储信息的介质盘片磁道扇间空隙扇区机械硬盘◆记录面：磁盘片表面称为记录面。盘片的上下两面都能记录信息。◆磁道：记录面上一系列同心圆。每个盘片表面通常有几十到几百个磁道。

磁道的编址：从外向内依次编号，最外一个同心圆叫0磁道，最里面的

一个同心圆叫n磁道，n磁道里面的圆面积不用来记录信息。◆扇区：将盘面沿垂直于磁道的方向划分成若干个扇区。扇区的编号方法：

可以连续编号，也可间隔编号。◆柱面（圆柱面）：n个面上位于同一半径的磁道形成一个圆柱面。磁盘

组的圆柱面数等于一个盘面的磁道数。机械硬盘◆磁盘地址的表示

例如，若某盘片组有8个记录面，每个盘面分成256条磁道，8个扇区；当主机要访问其中第5个记录面上，第65条磁道，第7个扇区的信息时，则主机应向磁盘控制器提供如下的地址信息：

0100000l101111磁道号盘面号扇区号机械硬盘【例3-1】某机械硬盘的磁盘组有6片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度400位/cm，转速2400转/分，平均寻道时间为10ms。问：(1)共有多少柱面?(2)盘组总存储容量是多少？(3)数据传输率多少?(4)平均寻址时间是多少？机械硬盘解：(1)有效存储区域=16.5-11=5.5(cm)

因为道密度=40道/cm，所以共有40×5.5=220道，即220个圆柱面。(2)内层磁道周长为2πR=2×3.14×11=69.08（cm）

每道信息量=400位/cm×69.08cm=27632位=3454B

每面信息量＝3454B×220＝759880B

盘组总容量＝759880B×l0＝7598800B＝7.25MB(3)磁盘数据传输率Dr＝r×N，N为每条磁道容量，r为磁盘转速。

又N＝3454B，r＝2400转/60秒＝40转/秒，故

Dr＝r×N＝40×3454B＝13816B/s。机械硬盘解：(4)磁盘旋转一圈的时间为t=60/2400*1000=25ms平均寻址时间Ta=10ms+25/2ms=22.5ms固态硬盘固态硬盘结构固态硬盘固态硬盘局限：1）闪存只提供读、写和擦除3种操作，且这三种操作性能不对称，读最快，写次之，擦除最慢；2）闪存是按页、块、平面的结构进行组织；页是读/写的最小单位，一般为2/4/8KB；块是擦除的最小单位，一个块一般包含64/128个页；3）闪存擦除后只能写一次，即所谓的erase-before-write，这造成闪存不支持原地更新；4）闪存每个存储单元的编程/擦除（P/E）次数有限，超过该P/E次数后，闪存存储数据不再可靠。固态硬盘固态硬盘优点：(1)速度快。固态硬盘无需通过磁头的机械旋转来访问数据，是机械硬盘存取速度的数倍。(2)耐用防震。固态硬盘内部不存在任何机械部件，由于碰撞震动导致数据丢失

的可能性很小。(3)无噪声。得益于无机械部件，固态存储器工作噪声值为0分贝。(4)重量轻。同样存储容量的固态硬盘体积要更小，便于携带。(5)功耗低。固态硬盘无机械结构，功耗来源主要是内部芯片，因此功耗低。(6)工作环境要求低。传统硬盘受限于其机械结构，温度过低会导致金属的钝化，

温度过高会引起机械部件膨胀，这限制了传统硬盘的工作环境温度。/03存储系统设计主存储器的读写主存数据传输示意图主存储器的读写主存和CPU之间的连接示意图主存储器的读写主存的基本读写操作示意图存储系统的大小端1.两种多字节数据排列顺序◆高端优先（bigendian）

数值的最高字节存储在单元X中，次高字节存储在单元X+1中◆低端优先（littleendian）

最低字节存储在单元X中，次低字节存储在X+1中存储系统的大小端1.两种多字节数据排列顺序多字节存储的另一个值得关注的问题是对齐问题。例如，摩托罗拉68040CPU能同时读入4个字节的数据，然而，这4个字节必须在连续的单元中，它们的地址除了最低两位不同之外，其余的位均相同。这也就是说，该CPU可以同时读单元100、101、102和103，但不能同时读单元101、102、103和104。后者需要两个读操作，一个操作读100、101、102和103，另一个操作读104、105、106和107；其中100、105、106和107都是不需要的读操作，这浪费了CPU的性能。www.islide.cc52存储器字位扩展位扩展【例3-2】用4K×2位的RAM存储芯片构成4K×8位的存储器。需要四个4K×2位芯片。12位地址A0~A11、片选线CS和读写使能线R/W都连接到各个芯片对应线上。8位数据总线D0~D7分成4组，每组包括2跟线存储器字位扩展字扩展【例3-2】用4K×2位的RAM存储芯片构成4K×8位的存储器。需要16K×8位的芯片4个。用16位地址线中的低14位A13～A0进行存储芯片片内寻址，高两位地址A15、A14用于选择芯片。存储器从0000H开始连续编址第一片地址：0000H～3FFFH第二片地址：4000H～7FFFH第三片地址：8000H～BFFFH第四片地址：C000H～FFFFH存储器字位扩展字位扩展字位扩展的一般方法为：选择芯片现进行位扩展，扩展成组，使得组的位数达到要求；再用组进行字扩展，按照字扩展的方法将将字数加到目标字数。扩展为

M>m，N>n）容量的存储器，进行字位扩展共需要的芯片数量为：存储器字位扩展【例3-4】用2K×4位的RAM存储器芯片构成4K×8位的存储器。4K×8位存储器需要4个2K×4位的存储芯片构成。先将4个芯片两两组合进行位扩展组成2K×8位的存储组。当A11地址线为0时，选择前两个芯片构成的2K×8位存储器组，A11地址线为0时，选择后两个芯片构成的2K×8位存储器组。地址线的A10～A0为片内地址，同时接在4个芯片上。数据输出8位数据，D0~D7整体连接如图所示。设存储器从0000H开始连续编址，则四块芯片的地址分配为：

第一组芯片地址范围为：0000H～07FFH第二组芯片地址范围为：0800H～0FFFH存储器字位扩展分层存储系统设计存储器分层结构分层存储系统设计对分层存储系统的性能评价（1）命中率H命中率为CPU访问存储系统时，在M1中找到所需数据的概率。若在程序执行过程中，访问M1和M2的次数分别为N1和N2，则命中率H定义为：分层存储系统设计对分层存储系统的性能评价（2）平均访问时间TA假设访问在M1命中需要的访问时间为TA1；当访问在M1不命中，则需向M2发出访问请求。此时，需要把M2中包含请求数据的信息块传送到M1，CPU才能得到需要的数据。假设M2的访问时间是TA2，把一个信息块从M2传送到M1的时间为TB，则M1不命中时的数据访问时间为：其中

称为失效开销，平均访问时间为：分层存储系统设计对分层存储系统的性能评价（3）存储系统的平均位价格C上式中，S1和C1是M1的容量和每位价格，S2和C2是M2的容量和每位价格。/04高速缓存系统设计缓存基本原理1.Cache设计的依据Cache设计的依据是程序执行时访问存储器具有局部性特点，简称局部性。局部性又分为时间局部性和空间局部性。时间局部性是指正在访问的指令和数据，很有可能不久以后该指令和数据可能再次被访问。空间局部性是指正在访问的指令和数据的临近存储单元在不久以后很有可能被访问。缓存基本原理2.有Cache下的主存读访问过程数据交换的大小CPU与Cache：字节/半字/字数据交换大小：块（通常4~256个字）缓存基本原理3.Cache的关键性能指标Cache性能评价的关键指标是Cache命中率，它是指CPU要访问的内容在Cache中的比率。具体计算方法如下，设程序执行期间访问Cache的命中次数为Nc，失配次数为Nm，则Cache的命中率H为：主存与Cache的地址映像规则直接映像直接映像：将主存块号除以Cache块数，余数即为该主存块在Cache中的位置；也就是说，映射到同一个Cache块的主存块号相对Cache块数“同余”主存地址分成三段：标识、块号、块内偏移量标识数据主存与Cache的地址映像规则全相联映像主存的任意块可以映像到Cache的任意块，即无论是主存块到Cache块，还是Cache块到主存块，都是多对多的映射主存地址分成两段：标识、块内偏移量主存与Cache的地址映像规则组相联映像组相联映像方式是先将Cache块分为若干组，每组中有相同数量的Cache块，再将主存块按与Cache的组数进行分组，主存中的任何一组只能映像到Cache中的某一固定组（类似直接映像），但同一组中的主存块可放置在Cache中指定组内的任意块中（类似全相联映像）主存与Cache的地址映像规则采用组相联映像方式时，主存地址分成三段：标识、组号、块内偏移量，与直接映像的标识、块号、块内偏移量作用类似设主存有2n块，Cache有2m块，包括G＝2g个组，可以看到：若g=0、G=1，即Cache只有1个组，共包含2m个块，此时为全相联映像Cache。若g=m、G=2m,即Cache有2m个组，每个组只有1个块，此时为直接映像Cache。若0<g<m，即Cache有2g个组，每个组里有k=2m-g个块，此时称这种组相联映像方式为k路组相联Cache。主存与Cache的地址映像规则【例3-5】某采用组相联映像的主存-Cache系统中，主存容量为1MB，Cache的容量为16KB，按256B分块，Cache采用4路组相联。请确定主存、Cache的地址结构。∵主存容量1MB＝220B，∴主存地址长度为20位；∵Cache块大小为256B＝28B，∴主存可分为220/28＝212个块，块内偏移地址长8位。∵Cache容量16KB＝214B，∴Cache地址长度为14位；∵Cache块大小为256B＝28B，∴Cache可分为214/28＝26个块，块内偏移地址长8位。∵Cache每组包含4块，∴Cache共分为26/4＝24=16组，组地址长度为4位。进一步，主存20位地址的从高到低的构成为：8位标识位、4位组号位，8位块内偏移地址位。续：访问流程www.islide.cc711.用主存地址的4位组号位访问对应的Cache组2.检查对应组包含的块的标识位与地址码的标识位是否相等3.若相等，则继续检查有效位为14.若第2/3步的结果都为真，判断命中，根据主存块内偏移地址访问命中的cache块5.否则，cache访问不命中（失配），用主存块号（标识+组号）访问主存

Cache的替换算法与写策略1.当访存Cache不命中时，必须从主存中调入所需块。此时，若Cache已满，则必须按一定算法从Cache中选择一个块将其替换出去，然后才能调入新块。随机替换法为均匀使用一组中的各块，随机替换法随机地选择被替换的块。随机替换策略实际上是不要什么算法，只需要随机产生一个符合映像规则的块号，然后将此块从Cache中替换出去即可。Cache的替换算法与写策略先进先出法先进先出法（FirstInFirstOut,FIFO）是按块调入Cache的先后决定替换顺序，即需要替换时，总是淘汰最先调入Cache的块。最近最少使用法最近最少使用法（Least

Recently

Used,LRU）是把近期最少使用的Cache块替换出去。对Cache的每个块设置一个计数器，当块命中后，其对应的计数器清零，其它块计数器增1。当需要替换时，比较符合映像规则的块的计数器值，将计数值最大的块替换出。Cache的替换算法与写策略最不经常使用法最不经常使用法（LeastFrequentlyU