计算机组成与体系结构 课件 03存储系统

存储系统计算机组成与体系结构存储系统的地位结果程序输入设备输出设备存储器运算器控制器结果程序输入设备输出设备运算器存储器控制器以存储器为中心的计算机结构存储器概述存储器的作用存放程序和数据在现代计算机中，存储器处于全机的中心地位存储器的访问者CPU读取指令和存取数据I/O设备与存储器进行直接数据传送共享存储器的多处理机的出现，需要利用存储器存放共享的数据，实现处理机间通信基本概念存储元：存储一个二进制代码存储单元：若干个存储元组成一个存储单元存储器：多个存储单元组成一个存储器字地址：存放一个机器字的存储单元地址字节地址：存放一个字节的存储单元地址如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字寻址的计算机如果计算机中可编址的最小单位是字节，则该计算机称为按字节寻址的计算机主存储器的技术指标存储容量：在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量存取时间(MemoryAccessTime)：存取时间ta又称存储器访问时间存储周期(MemoryCycleTime)：存储周期tc是指连续启动两次读操作所需间隔的最小时间带宽：单位时间内存储器可读写的字节数（或二进制的位数）称为存储器的带宽价格：价格是存储器的一个经济指标，一般用每位价格来表示存储器的分类按存储介质分半导体存储器磁表面存储器光盘按数据的存取方法分随机存取(RandomAccess)

顺序存取(SequentialAccess)直接存取相联存取按读写功能分只读存储器(ROM)随机访问存储器(RAM)按信息的可保存性分易失性存储器(volatilememory)非易失性存储器(Non-VolatileMemory,NVM)按在计算机系统中的作用分主存储器辅助存储器高速缓冲存储器存储系统的设计目标尽可能快的存取速度：应能基本满足CPU对数据的要求尽可能大的存储空间：可以满足程序对存储空间的要求尽可能低的单位成本：（价格/位）应在用户能够承受范围内CPU与存储器的性能比较存储器的层次结构v1Mainmemoryholdsdiskblocksretrievedfromlocaldisks.registerson-chipL1cache(SRAM)mainmemory(DRAM)localsecondarystorage(localdisks)Larger,slower,andcheaper(perbyte)storagedevicesremotesecondarystorage(distributedfilesystems,Webservers)Localdisksholdfilesretrievedfromdisksonremotenetworkservers.off-chipL2cache(SRAM)L1cacheholdscachelinesretrievedfromtheL2cache.CPUregistersholdwordsretrievedfromcachememory.L2cacheholdscachelinesretrievedfrommemory.L0:L1:L2:L3:L4:L5:Smaller,faster,andcostlier(perbyte)storagedevices存储器的层次结构缓存-主存层次和主存-辅存层次主存-辅存层次缓存CPU主存辅存缓存-主存层次程序运行的局部性原理是指CPU对存储器中程序和数据的访问，在一小段时间内，总是集中在一小块存储空间具体表现时间方面：在一小段时间内，最近被访问过的程序和数据很可能再次被访问，例如：程序循环空间方面：在空间上这些被访问的程序和数据往往集中在一小片存储区，例如：数组存放指令执行顺序方面：在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1)存储层次应满足的原则一致性原则同一个信息可以处在不同层次存储器中，此时，这一信息在几个级别的存储器中应保持相同的值。包含性原则处在内层存储器中的信息一定被包含在其外层的存储器中，反之则不成立。即内层存储器中的全部信息是其相邻外层存储器中一部分信息的复制品。存储层次的性能模型M1M2Ta1Ta2

多层存储访问性能模型半导体存储器常用的半导体器件双极型半导体TTL(Transistor-TransistorLogic)金属氧化物场效应半导体MOS(MetalOxideSemiconductor)在计算机中最常用的是MOS器件组成的存储器。存储位元具备的条件：呈现两种稳态（或半稳定），分别代表二进制的1和0能够写入（至少一次）来设置状态能够读出状态半导体存储器分类半导体随机储存器(RAM)静态随机存储器(SRAM)动态随机存储器(DRAM)半导体只读存储器(ROM)MROMPROMEPROMEEPROM/E2PROMFLASHMemoryStaticRAM-SRAMShortforstaticrandomaccessmemory.SRAMisatypeofmemorythatisfasterandmorereliablethanthemorecommonDRAM(dynamicRAM).Thetermstaticisderivedfromthefactthatitdoesn'tneedtoberefreshedlikedynamicRAM.WhileDRAMsupportsaccesstimesofabout60nanoseconds,SRAMcangiveaccesstimesaslowas10nanoseconds.Inaddition,itscycletimeismuchshorterthanthatofDRAMbecauseitdoesnotneedtopausebetweenaccesses.Unfortunately,itisalsomuchmoreexpensivetoproducethanDRAM.Duetoitshighcost,SRAMisoftenusedonlyasamemorycache.6管MOSSRAM（字线选择）SRAM存储芯片-线性组织6管MOSSRAM-双向选择32Kx8StaticRAM-CY62256DynamicRAM-DRAMAtypeofphysicalmemoryusedinmostpersonalcomputers.Thetermdynamicindicatesthatthememorymustbeconstantlyrefreshed(reenergized)oritwillloseitscontents.RAM(random-accessmemory)issometimesreferredtoasDRAM(pronounceddee-ram)todistinguishitfromstaticRAM(SRAM).StaticRAMisfasterandlessvolatilethandynamicRAM,butitrequiresmorepowerandismoreexpensive.单管MOSDRAM1Mx4DRAM实例DRAM的刷新刷新(refresh)按行来进行内部的读操作由刷新计数器产生行地址，选择要刷新的行，读即刷新刷新一行的时间即是存储周期需要刷新的行数为单个芯片单个矩阵的行数（对于内部包含多个存储矩阵的芯片，各个矩阵同一行同时被刷新）刷新周期典型值2ms刷新方式集中刷新分散刷新异步刷新集中刷新分散刷新和异步刷新SRAM和DRAM特性比较特性SRAMDRAM存储信息触发器电容破坏性读出非是需要刷新不要需要送行列地址同时送分两次送运行速度快慢集成度低高发热量大小存储成本高低DRAM控制器ROM-ReadOnlyMemory半导体掩模只读存储器MROM（MaskedReadOnlyMemory）一次性编程只读存储器PROM（ProgrammableROM）可擦写可编程只读存储器EPROM（ErasablePROM）电可擦写可编程只读存储器EEPROM（ElectricallyErasablePROM）快闪存储器FLASHMemoryTTLMROMMOSMROM多射级熔丝式PROMEPROM基本结构EPROM芯片和紫外线擦除器EEPROM基本结构FlashmemoryABk位（给出地址）DBn位（传送数据）主存储器与CPU的连接地址总线AB的位数决定了可寻址的最大内存空间数据总线DB的位数与工作频率的乘积正比于最高数据吞吐能力控制总线CB指出总线周期的类型和本次读写操作完成的时刻READYWRITEREADMainMemory例如：k=32位n=32位CPUARDR主存储器的读写主存储体数据寄存器地址寄存器/WE/CS0/CS1读过程：给出地址给出片选与读命令保存读出内容写过程：给出地址给出片选与数据给出写命令主存储体存储器的容量扩展位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对所有片子使用共同片选信号；字扩展法：仅在字向扩充，而位数不变。需由片选信号来区分各片地址字位同时扩展法位扩展

用2片1K

×

4位存储芯片组成1K

×

8位的存储器10根地址线8根数据线DD••••D0479AA0•••21142114CSWE字扩展

用2片1K

×

8位存储芯片组成2K

×

8位的存储器11根地址线8根数据线1K

×

8位1K

×

8位D7D0•••••••••••••••••WEA1A0•••A9CS0A10

1CS1字、位扩展用8片1K

×

4位存储芯片组成4K

×

8位的存储器8根数据线12根地址线WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片选译码................1K×41K×41K×41K×41K×41K×41K×41K×474138译码器74138的函数表74139译码器74139的函数表设计步骤分析地址空间分配进行合理的芯片选择制定地址译码方案绘制存储器配置连接图地址线的连接数据线的连接读/写命令线的连接片选线的连接例题1设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读／写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38译码器和各种门电路。画出CPU与存储器的连接图，要求主存的地址空间满足下述条件：最小8K地址为系统程序区，与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。地址空间分配0000～1FFF系统程序区8K2000～5FFF用户程序区16K6000～EFFF

空闲36KF000～FFFF系统程序工作区

4K芯片选择和译码方案根据地址范围的容量及其在计算机系统中的作用，确定最小为8K系统程序区选一片8K×8位ROM；与其相邻的16K用户程序区选2片8K×8位RAM；最大为4K系统程序工作区选1片4K×8位RAM。将CPU的低13位地址线A12～A0与1片8K×8位ROM和两片8K×8位RAM的地址线相连；将CPU的低12位地址线A11～A0与1片4K×8位RAM的地址线相连。连接图例题2设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读／写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38译码器和各种门电路。画出CPU与存储器的连接图，要求：（1）主存地址空间分配：

6000H～67FFH为系统程序区；

6800H～6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片。（3）详细画出存储芯片的片选逻辑图。地址空间分配0000～5FFF空闲24K6000～67FF系统程序区

2K6800～6BFF

用户程序区

1K6C00～FFFF空闲37K选择存储芯片

由6000H～67FFH系统程序区的范围，应选1片2K×8位的ROM，无需选4K×8位和8K×8位的ROM，否则就浪费了。由6800H～6BFFH用户程序区的范围，应选2片1K×4位的RAM芯片，选其他芯片也必然浪费。

连接图提升DRAM性能成组数据传送（Burstmode）DRAM的快速读写技术DRAM的并行读写技术其他可行方案提高存储器芯片本身的读写速度改进芯片之间的组合与结构关系使用具有多端口的存储器芯片DRAM的快速读写技术快速页式存储器(FastPageRAM,FPRAM)：连续读写属于同一行的多个列中的数据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该行的多个列中的数据时，仅锁存列地址即可，从而省掉了锁存行地址时间，也就加快了主存储器的读写速度。扩展数据输出存储器(ExtendedDataOutputRAM,EDODRAM)：在数据输出部分增加数据锁存线路，延长输出数据的有效保持时间，即使地址信号改变了，仍能取到正确的读出数据，这可以进一步缩短地址送入时间，也就加快了主存储器的读写速度。DRAM的并行读写技术使主存储器在一个工作周期的时间内读出多个主存字在静态和动态的存储器中都可以使用并行读写技术主要有两种方案：一体多字：加宽每个主存单元的宽度，同时存储多个主存字优点：降低平均读出时间，为原来的几分之一缺点：需要位数足够多的寄存器缓存数据，多次送数据总线单字多体：把主存储器分为几个独立读写、字长为一个主存字的存储体，通过合理的组织，使几个存储体协同工作。两种读写方式：同时启动读写方式、顺序轮流启动读写方式交叉编址方式：因为程序运行的局部性原理，把连续的主存字分布到不同的存储体中。数据总线一体多字结构地址寄存器

主存储器存储体

WWWW一体4字结构单字多体结构地址寄存器

数据总线

0字1字2字3字单字4体结构低位交叉编址顺序读写时间

单体访存周期

单体访存周期启动存储体0启动存储体1启动存储体2启动存储体3SDRAM同步动态随机存取存储器(synchronousdynamicrandom-accessmemory)利用同步计时器对存储器的输出入信号加以控制的DRAMSDRAM是在DRAM的架构基础上增加同步和双区域(DualBank)的功能，使得微处理器能与SDRAM的时钟同步，所以SDRAM执行命令和传输资料时相较于DRAM可以节省更多时间SDRAMReadTimingDDRSDRAMDoubleDataRateSynchronousDynamicRandom-AccessMemoryDDRachieveshigherdataratesinthreeways:First,thedatatransferissynchronizedtoboththerisingandfallingedgeoftheclock,ratherthanjusttherisingedge.Thisdoublesthedatarate;hencethetermdoubledatarateSecond,DDRuseshigherclockrateonthebustoincreasethetransferrateThird,abufferingschemeisusedDDRGenerations提高主存储器性能的途径成组数据传送(Burstmode)目的：提高数据总线的输入输出能力传送一次地址，连续在总线上传送多个数据提高存储芯片本身的读写速度EDRAM：EnhancedDRAMCDRAM：CacheDRAM改变存储芯片的时序SDRAM：SynchronousDRAMDDRSDRAM：DoubleDataRateSDRAM改进芯片之间的组合与结构关系并行读写：交叉编址RDRAM(RambusDRAM)：采用串行数据传输模式使用具有多端口的存储器芯片双端口存储器CacheCache基本概念cache：隐藏处所,隐藏的粮食或物资,贮藏物cache-主存层次是多级存储体系的一部分多级存储体系能够解决存储器容量、速度、价格之间的矛盾的关键——程序执行的局部性原理程序运行的局部性原理程序在一定时间段内通常只访问较小的存储空间两种局部性：时间局部性和空间局部性时间局部性：最近被访问的信息很可能还要被访问。将最近被访问的信息项装入到Cache中。空间局部性：最近被访问的信息临近的信息也可能被访问。将最近被访问的信息项临近的信息一起装入到Cache中。地址空间访问概率访问速度比较Cache组成cache的工作原理cache实现要点cache的目标是为了解决存储器的速度问题cache的容量要远小于主存，因此必须考虑两者间的地址变换问题cache管理的所有算法均由硬件实现cache和主存之间以块为单位交换信息cache与主存同时进行读写cache的设计主要考虑提高命中率问题cache设计要素cache容量的大小(CacheSize)cache与主存的地址映射方法(MappingFunction)替换策略(ReplacementAlgorithms)写策略(WritePolicy)数据块大小(LineSize)多级cache(MultilevelCaches)分立cache和统一cache(UnifiedVersusSplitCaches)Cache的容量与命中率的关系cache与主存的地址映射直接映射方式（DirectMapping）全相联方式（AssociativeMapping）组相联映射方式（SetAssociativeMapping）直接映射方式(1)映射方式：i＝jmodm，其中i＝Cache块号，j＝主存储器的块号，m=Cache的块数直接映射方式(2)直接映射方式(3)优点实现简单硬件成本低缺点容易产生冲突不能有效利用Cache空间全相联方式(1)全相联方式(2)全相联方式(3)优点灵活不易产生冲突缺点比较电路难于实现效率低，速度慢组相联映射方式(1)组相联映射方式(2)练习题(1)有一个Cache的容量为4K字，每块为16字，问：（1）该Cache可容纳多少个块？（2）如果主存的容量是1M字，则有多少个块？（3）在直接映射方式下，主存中的第300块映射到Cache中哪一个块？（4）在进行直接地址映射时，存储器地址分成哪几段？各段分别有多少位？练习题(2)Cache－主存存储体系采用组相联映像方式，块（行）大小为256B，Cache包含32块（行），每组包含4块（行），主存容量4096块。画出主存与Cache的地址格式。地址变换表应包含多少个存储单元？每个单元几位？每次参与相联比较的单元为多少？替换策略经典算法先进先出（FIFO）最不经常使用（LFU）近期最少使用（LRU）随机替换（RAND）最优替换（OPT）改良算法LRFU：LRU和LFU（LeastFrequentlyUsed）两者的结合，优先替换访问次数少的数据。LRU-K：先从使用次数为1的页面中根据LRU查找页面进行替换，如果没有1的页面则查找访问次数为2的页面，直到K为止。写策略单级Cache写直达法，通过式写（WriteThrough）写回法（WriteBack）两级Cache写一次法（Write-Once）L1Cache对L2Cache使用全写法，L2Cache对主存使用写回法Cache的命中率命中率是Cache设计中最重要的技术指标影响CACHE命中率的因素CACHE的容量，大一些比较好CACHE与主存每次交换的信息量要适中CACHE不同的组织方式，多路组相联更好CACHE