小型数字控制系统class2016-1

小型数字控制系统

的设计与实现2013级数字系统课程设计目的

巩固所学《数字电路》知识学习数字系统设计方法用中小规模集成电路设计、安装、调试一个小型数字控制系统使用MULTISIM对所设计系统进行仿真掌握数字系统的调试方法：应该学会用示波器来进行测试。数字模块与数字系统数字模块：我们学过的有多路选择器、译码器、计数器、移位寄存器、状态机等一个数字系统可看成由若干数字模块组成设计时先将系统分解为若干个子系统（模块），每个子系统完成某一功能设计每个子系统由子系统构成整个系统仿真、安装、调试时可逐个模块进行，再将它们连接起来进行调试题目

交通灯控制器数字钟并串-串并转换器交通灯控制器主辅传感器传感器交通灯控制器控制电路驱动电路红绿灯时间显示手动控制交通灯控制器TimerControllerCounterTobedesignedFiniteStateMachine(FSM)ControlStatus交通灯控制器状态图TYS3:10S1:01S0:00S2:11

TL*VSTS*VSTYTYTS+VSTYTL+VSMGBRMYBRMRBGMRBYTL：主路绿时间VS：支路传感器TS：支路绿时间TY：黄灯亮时间时间信号来自定时器交通灯控制器状态图TYS3:10S1:01S0:00S2:11

TL*VSTS*VSTYTYTS+VSTYTL+VSMGBRMYBRMRBGMRBYQ0n+1=Q1Q0∙Q1Q0TLVS+Q1Q0∙1+Q1Q0∙TSVS+Q1Q0∙0MUXQ1TLVS+Q1Q0+Q0∙TSVS=GATESWhichissimpler?Q1n+1=74LS153交通灯控制器框图DecoderControllerTimerTLTSTYCNTLDQ1Q0VSLampsCLKCountDown74LS163InvertingDecoderwith’48or‘248Display1or2BCDBCD-7SegDecoder7Seg.DisplayPreloadDesigningtheTimerThetimeristobeimplementedwithonechip74LS163LD,P,TP,TasCNTCNT=RCO·VSLD=RCO4BITCOUNTERCLKLDCNTTLTSTYTobeloadednumbers?a..dDesigningtheTimerTL=16SEC,TS=12SEC,TY=3SECTobeloadednumbers:d=S0·1+S1·0+S2·1+S3·0c=S0·1+S1·1+S2·1+S3·0b=S0·0+S1·0+S2·0+S3·0=0a=S0·1+S1·0+S2·1+S3·0=dQ1Q0DurationofnextstatedcbaS000TY00111101S101TS11000100S211TY00111101S310TL100000000With1chip‘153DesigningtheTimerWhataretheTL,TS,TY?RCO!CountDownDisplay‘163countsupDisplayshouldcountdown!ConverttheQDQCQBQA!Decodewith’74LS248or‘74LS48‘163outputbinaryHowtodisplayinBCD?Display1BCDor2BCD?交通灯控制器振荡器Clock555交通灯控制器自己设计，要求用555、双D触发器74LS74、双4-1多路选择器74LS153、计数器74LS163及其它门电路实现要求：自动循环；时间为16、3、12、3秒；VS参与控制倒计时显示仿真设计完成后，用EDA软件仿真，如MULTISIM交通灯控制器器件NE555X1（用以产生1Hz的时钟信号）74LS00X2，74LS04X1，74LS08X3，74LS32X1，74LS74X1，74LS153X2，74LS163X1，74LS248X1LEDX67段显示器X1or2阻、容若干数字钟的研制

基本设计要求：显示时、分、秒，校时电路（需要用到防抖开关），整点报时电路

附加功能：如秒表(要求用一个开关控制清零、计时、停止)，定时（闹钟）等可自拟其它功能只完成基本功能，最高得良数字钟的研制

数字钟电路显示器校时开关蜂鸣器主要电路输入输出电路数字钟的研制

振荡器分频器计数器译码器显示器音频控制逻辑音频驱动器扬声器校时电路数字钟的研制

译码器译码器译码器译码器译码器译码器计数器SecL计数器SecH计数器MinL计数器MinH计数器HourL计数器HourH振荡器4校分L校时L校分H校时H分频器100KHz1HzBCD码计数器数字钟的振荡器

100K240p输出晶体振荡器100KHz数字钟的分频器与计数器

采用CD4518双BCD计数器，应采用下降沿触发方式3456CD451812711121314CD451891015Q1Q2Q3Q4

Q1Q2Q3Q4CPENCrCPENCrCD4518的功能表CPENCr功能↑10BCD加法计数0↓0BCD加法计数↓ф0保持ф↑0保持↑00保持1↓0保持фф1异步清零如果要正确计数，应该用上升沿？还是下降沿？数字钟的校时

采用基本RS锁存器组成的防抖动开关，否则无法准确校时只要求校到分钟高低位可分别校准，也可只用两个开关分别校准时、分校准时可按一下开关加1，也可按住开关后连续加1(速率为1Hz或2Hz均可)数字钟的整点报时

象广播电台那样两种频率每个小时的最后10秒开始报时，单数秒响一秒，偶数秒停前4响为500Hz，最后一响为1000Hz500Hz、1000Hz音频由分频器直接引出音响用Buzzer需要设计的只是驱动逻辑：59分50秒时音频通过，用秒的个位控制哪个音频通过及响与不响报时电路1KHz500Hz59’50’’秒个位数字钟的译码与显示

利用逻辑实验箱中的译码器和7段显示器只要将BCD码接到译码器输入端即可数字钟的器件

CD4518(双模十计数器)X6CD4011（四-2输入与非门）X6CD4012（二-4输入与非门）X2100KHz晶体Buzzer阻、容若干串并-并串转换器要求4位串行收发电路发端：并串转换收端：串并转换两部分由数据线、时钟线和地线——三线相连收发端各用一位7段显示器验证转换结果可用单脉冲移位，也可用连续脉冲移位串并-并串转换器框图振荡器移存器(4bit)译码/驱动手动/自动4脉冲发生器计数器(4bit)时钟脉冲并行置入2Hz移存器(4bit)译码/驱动串行数据输出地线并行输出并行输出UccRSW2UccRSW1UccRSW3置数传数控制预置/移位五个状态：74LS194发端：收端：74LS9374LS48时钟振荡器：555手动/自动选择：2-1MUX振荡器手动/自动4脉冲发生器2HzUccRSW2串并-并串转换器4位移存器用74LS194发端BCD产生用74LS937段译码器用74LS48开关用防抖开关用4-RSLatch74LS279连续时钟用555四时钟产生：自己设计串并-并串转换器NE555,用于产生2Hz时钟信号74LS93X1 74LS194X274LS00X1 74LS163X174LS04X1 74LS08X174LS48X2

74LS279(4RSLatch)7段LEDX2 阻、容若干串并、并串转换也可用第六章习题6.31、6.32、6.33的电路构成四位数据传输系统调试所有调试工作均用示波器完成速率很慢，如何用示波器调试？改变速率，用快时钟调试正常后再改用正常时钟逐块调试，最后连接计数器’163工作不正常怎么办？在该芯片的电源与地之间跨接一10u电容最后用示波器把信号的同步关系测量并画出来其它可使用TTL器件74LS00 四2与非门 74LS02 四2或非门 74LS06 六反相器(OC) 74LS08 四2与门74LS10 三3与非门 74LS11 三3与门74LS20 双4与非门 74LS21 双4与非 74LS32 四2或门 74LS48 BCD

7段显示译码器74LS74 双DFF 74LS86 四2异或门74LS112 双JKFF 74LS138 3-8译码器74LS151 8-1MUX 74LS153 双4-1多路选择器74LS157 四2-1MUX 74LS161 4bit同步计数器 74LS163 4bit同步计数器 74LS164 8bit串入/并出移存器74LS194 通用4位移存器 74LS373 8DFF 74LS90 2-5-10异步计数器 其它CMOS器件CD4008 4位全加器 CD4011 四2与非门CD4012 四2与非门 CD4013 双DFFCD4014 8bit串入/并出移存器 CD4022 八进计数器/分配器CD4023 三3与非门 CD4027 双JKFFCD4028 4-10译码器 CD4060 14位二进计数器CD4066 四双向计数器 CD4069 六反相器CD4070 四2异或门 CD4071 四2或门CD4072 双4入或门 CD4073 三3与门CD4081 四2与门 CD4082 双4入与门CD40147 4-10优先编码器 CD40192 双十进计数器CD4512 8-1数据选择器 CD4585 4位比较器预习报告课程设计预习报告应包括:用A4纸，封面必须是学院的封面！系统描述：系统要完成的功能描述设计过程：总系统的组成框图，每个子系统的功能描述设计结果：子系统逻辑图，标有引脚号的系统逻辑总图可以用学过的软件仿真，以帮助调试过程所需器件清单、设备课程设计报告：可在预习报告上加实验结果和小结Ok!逻辑图报告课程设计预习报告应包括:系统描述：系统要完成的功能描述设计过程：总系统的组成框图，每个子系统的功能描述设计结果：子系统逻辑图，标有引脚号的总系统逻辑图实验结果：控制器同步时序图；实验中遇到的问题及解决办法心得体会所需器件清单、设备时间安排

1月11日—1月17日，共1周设计时间(1.8-1.11)：做出预习报告，准备进实验室1.11下午2:00-4:00答疑，在4-304时间安排1月12日上午8：30全体同学将预习报告交到4-239然后，所有同学先到4-240听田老师讲课再然后，到各自的实验室开始安装、调试无预习报告者或报告不合格者，不得进入实验室时间安排1.12-1.15（周二-周五）:每天上午8:30-11:30，下午2:00-5:00在指定位置进行安装调试在此期间不得无故缺席、迟到、早退,有事请假若缺元器件可到4-239领取。1.15（周五）下午3：00前出实验室。3：