第3章计算机内部的存储器

两山医考六字

计算机组成原理

的部落储器

I一腐一

睡山医考大学

3.1存储系统概述

存储器操作:

①输入设备输入程序和数据，存储器写操作；

②CPU读取指令，存储器读操作；

③CPU执行指令时需读取操作数，存储器读操作；

④CPU将处理的结果存入存储器，存储器写操作;

⑤输出设备输出结果，存储器读操作；

归纳存储器功能：

•具有稳定的记忆能力:

存储器概述

几个基本概念

1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。

2、存储元：存储器的最小组成单位，用以存储1位二进制代码。

3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存

储元组成。

4、单元地址：在存储器中用以表识存储单元的唯一编号，CPU通过该编号访

问相应的存储单元。

5、字存储单元：存放一个字的存储单元，相应的单元地址叫字地址。

6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址

7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。

8、按字节寻址计算机：可编址的最小单位是字节的计算机。

9、存储体：福如的恭是存放二进制信息的地方

管）两心龙孝A字

存储器各个概念之间的关系

存储元

单元地址

存储单元

00...00

00...01

存储容量

邈0旃山为考六字

3.1.1存储器的分类

1.按存储介质分

f-半导体存储器

■存储元件由半导体器件组成，存储器用超大规模集成

电路工业制成芯片

优点：体积小，功耗低，存取时间短

缺点：电源消失，所存信息也随即丢失，属于一种易失性存

<储器

■两类：双极型（TTL）半导体存储器、MOS半导体存储

器。前者速度高；后者集成度高且制造简单、成本低

廉、功耗小。故MOS半导体存储器被广泛应用。

I■磁表面存储器

■在金属或塑料基体的表面涂上一层磁性材料作为记录

介质。

旃山为孝尢学

磁盘类型（示意图）

移动磁头多盘片磁盘

算必方t六学

■硬盘是一种可移动磁头

固定盘片的磁盘存储器,

采用密封组合式结构，

I寻磁头、驱动部件、盘

体、读写电路及主轴驱

动机构等封装在一起形磁头臂

成一个不能随意拆卸的磁头传动机构

整体（叫做头盘组合

体），具有防尘性好、

可靠性高等优点。

安£1读端头

硬盘的内部结构

两山医考六字

2）磁盘驱动器结构

主轴定位驱动数据控制

磁盘主轴磁头

磁

盘V音圈

电机测

组

速

I输

出

传动机构-J

由磁盘控制

位置检测

器送来的目♦模拟控制放

定位驱动大

z、闭环自动控制系统

Patternof

Magnetization

surface1

面surface,道track,扇区sector,柱面cylinder

ID外部存储设备的基本结构

硬盘外观

两山医考六字

按存储介质分

磁芯存值器:华商科学家王安的发明

光盘存储设备的结构特点和工作原理

激光束撞击

光

盘

外

观聚焦

CM

Lawi

LM«*ft"E

棱镜直好

激光束

感光

激光二极二极管

光盘表面：01光盘工作原理

光盘存储器

■光存储技术是一种通过光学方法读出和写入数据的数字存储

技术。

■最早的光盘存储系统是CD（CompactDisc:数字激光唱片）和

LD（LaserDisc:激光视盘，模拟方式）。将CD进行纠错方面的

改进后用于计算机数据存储。

睡山医考大学

2.按存取方式分

1)随机存储器RAM(RandomAccessMemory)

2)只读存储器ROM(ReadAccessMemory)

3)串行访问存储器

两山龙考六字

按存取方式分

■随机存储器RAM(RandomAccessMemory)

■存储器中任何存储单元的内容都能随机存取，且

存取时间和存储单元的物理位置无关。

■如主存储器

■由于存取原理的不同，又分为静态RAM和动态RAM。

静态RAM以触发器原理寄存信息，动态RAM以电容

充放电原理寄存信息。

两山医考六字

I、J

>•4：3.3.1EPROM

口*.T<cJFwrT<r-py-T<c.T<ruT^Ty；T<r，

八频部开有一个圆形的石英窗口，用于紫外

■线透过擦除原有信息的存

◊一般使用专门的编程器（烧写器）编程

■◊编程后，应该贴上不透光封条模工

O出厂未编程前，每个基本存储单元都是信更改。

■息T'le

o编程就是将某些单元写入信息01e

EPROM2716储器

句EPROM2764ROM）

叁别。

l■［快擦型存储器plashMemory：具有EEPROM的特点，但

速度比EEPR0M要快得多。

按存取方式分

■顺序访问存储器

■对存储单元进行读写操作时，需按其物理位置的

先后顺序寻找地址，则这种存储器叫做顺序存取

存储器。如磁带。也叫串行访问存储器。

■还有一类部分串行访问的存储器，如磁盘，称作

古挂右取右被哭

两山医考六字

3.按在计算机中的作用分

■主存储器：和CPU直接交换信息。

■辅助存储器：主存的后援存储器。

■主存速度快、容量小、每位的价格高；辅存速度

慢、容量大、每位价格低。

■缓冲存储器：用于两个速度不同的部件之间,

起到缓冲作用。

两山医考六字

存储器令类

］静态RAM(SRAM)

「随机存储器（RAM）

.动态RAM(DRAM)

（主存储器W

掩模式ROM

可编程式PROM

'只读存储器（ROM）〈

可擦写式EPROM

缓冲存储器:电擦写式EEPROM

存储器｛

「磁盘

辅存储器｛磁带

-光盘

1快擦型存储器FlashMemory

O两山医考六字

半导体存储器

静态RAM(SRAM)

半

导动态RAM(DRAM)

体

存

掩膜ROM

储

器

可编程ROM(PROM)

可擦除ROM(EPPROM)

电擦除ROM(E2PR0M)

龙璞，爱

两心龙孝六字

存储器的层次结构

1.存储器三个主要特性的关系

速度容量价格/《

1|T快小高

CPU>

CPU王

寄存器机

缓存

主存

磁盘

辅

光盘存

磁带慢大低

CO1两M龙［六多

3.1.3主存储器的技术指标

存储容量；存取时间（存储器访问时间）、存储

周期和存储器带宽；可靠性；功耗及集成度。

指标含义表现单位

在一个存储器中可以容纳存储空间的大字数，

存储容量的存储单元总数小字节数

启动到完成一次存储器操作

主存的速度ns

存取时间所经历的时间

连续启动两次操作所需间

主存的速度ns

存储周期隔的最小时间

单位时间里存储器所存取数据传输速率位/秒J

存储器带宽的信息量技术指标字节/秒

n

A

0

A

地1地

A

址2址

A译

线3

码

A

4器

A

5

控制r

B

KI

I/OI

I/O3

I/O2

I/Oo

数据线

1

图3.2基本的静态存储元阵列

单译码方式——适用于小容量存储器中，只有一个译码器。

地

址

译

码16,4

器

读出写人

写入A读写控制电路读了控制号路上读出

读选通」［=二丁一,!写雪通

顿.

i量

输入I/O

控制~列译码输

出

数

AAIAAA据

A］（）AnA12ABAn

输出缓冲器

03.332Kx8位SRAM结构图

存嵇体

•一个基本存储电路只能存储一个二进制位。

•将基本的存储电路有规则地组织起来，就是存储体。

•存储体又有不同的组织形式：

修各个字的同一位组织在一个芯片中，如上图32K*8;

将各个字的4位组织在一个芯片中，如下例：21141KX4;

修各个字的8位组织在一个芯片中，如：61162Kx8；

SRAM存储器芯片实例

Intel2114——1024x4的存储器：

•4096个基本存储单元组织在一个芯片上，排成64x64

(64x16x4)的矩阵；

•需10根地址线寻址；

•X译码器输出64根选择线，分别选择1-64行；

•Y译码器输出16根选择线，分别选择一16列控制各列

的位线控制门。

画的旅营*114RAM矩阵(64X64)读

L第一组一^第二组第三组一产第四组

o

行

地

1

址

译

码63

甲=n甲u

八0=1

工地：

二址15

—译

一

I/O1读写电路吧2读写电路吧3读写电路I/'4

码、

・"（我强营*114RAM矩阵（64X64）读

・"（我强营*114RAM矩阵（64X64）读

"访在营*114RAM矩阵(64X64)读

L第一组十一第二组一f一第三组寸一第四组

0

0

0

行0iL16;一32;l48;

0地

1

0址

0译

0码63

1

-0--15-16--31〜-32■-47一.48-163-

0列。n甲=

0地：

0址15

0译

码

，WE[▼n

「，

"访在营*114RAM矩阵(64X64)读

L第一组十一第二组一f一第三组寸一第四组

3132474863

=1甲Hn甲=n甲=

▼、

AJ_J.

(3^^11114RAM矩阵(64X64)写

L第一组一^第二组第三组一产第四组

0

行o15一.16二•二31一一32*,•47__48二•二63

地

址：

译：

码63

-32-一47一一4863

二=1甲=n甲u

八0

工地：

二址15

—译

一

I/O1读写电路吧2读写电路吧3读写电路I/'4

码、

不访许翻委114RAM矩阵(64X64)写

—!已第一组才一第二组一f一第三组寸一第四组

0

0

0行

0地

1

0址

0译

0码63

-0--15--16—-3132一-47--48--63・

n甲=n甲=

0列。=1甲1=n甲匚如u

0地：

0址15

0译

1/01voI/03期\

码,2

rWE1[▼、

「，A-1^：

不访许翻委114RAM矩阵(64X64)写

—!已第一组才一第二组一f一第三组寸一第四组

0

0

0行

0地

1

0址

0译

0码63

-0--15--16—-3132一-47--48--63・

0列。n甲1=n甲匚n甲=n甲匚如un甲=

0地：

0址15

0译

1/01vo1/。31/(

码,2

▼I、

A

不访许翻委114RAM矩阵(64X64)写

第一组寸一第二组一f一第三组寸一第四组

o

0

0行

0地

1

0址

0译■

0码63

-0-―15-＜遨16--31-32--47-»48--63-

列n甲1=n甲=n甲H

0015

0地

■

0址15

译

0期\

码▼、

一上」一1

不访许翻委114RAM矩阵(64X64)写

L第一组十一第二组一f一第三组寸一第四组

0

0

0

行一163一321-48;

0地

1

0址

0译

0码63

:015一（：16-一31323・47—<=481-63・

0列3WRn甲=

0地

0址15

0译

码

-▼I1

AJ^L

n

心⑶写1到存储元

刷新缓冲器列线

低专

刷新

的

高

行线

电

信

息I

上ON

输出缓冲器

/读放rr

DOUT

R/W

高

DIN-

I

I

输入缓冲器福线

▲打开

▲关闭

图3.6一个DRAM存储位元的写、读、刷新操作

刷新控制1

2

与定时10行一存储阵列

译

1024x1024

码

x4位

1024

12.........1024

1

2

列

10

译输入输出缓冲器

码与读出放大器

1024

R7W£

(b)逻辑结构图

•（旃翎态RAM刷新（刷新周期）

刷新与行地址有关

①集中刷新（存取周期为0.51Lis）以32X32矩阵为例

〜“死区”为0.5口sx32=16口s

.“死时间率”为32/4000x100%=0.8%

两山医考六字

例如：对128x128矩阵存储器刷新。

刷新时间相当于128个读周期；

设刷新周期为2ms,读/写周期为0.5pis,贝日刷新周期有

4000个周期，其中

3782个周期（1936海）用来读/写或维持信息；

128个周期（64那）用来刷新操作；

当第3781个周期结束，便开始进行128个周期，64那的刷新

操作。

集中式刷新适用于高速存储器。

存在不育I备事读及卷作的死区时间.

历山虎孝六字,‘

r说明IMx1位DRAM片子的刷新方法，刷新周期定为8ms。

•1M位的存储单元排列成512x2048的矩阵；

•如果选择一个行地址进行刷新，刷新地址为A°A8

(2D,

因此这一行上的2048个存储元同时进行刷新；

•在8ms内进行512个周期的刷新；

•刷新方式可采用：

在8ms中进行512次256RS刷新操作的集中刷新方式；

按8nls+512=15.5那刷新一次的分散式刷新方式。

假设刷新周期还为0.5us

睡山医考大学

3.4只读存储器

々匕

ROM叫做只读存储器.顾名思义,只读的意思是在它工作时只目匕快

行线。

行线1

行线2

数据输出线

图3.1716乂8位RON1阵列结构示意图

两山医考六字

(a)掩模ROM逻辑符号(b)内部逻辑框图

ROM256x4

01行

译存储阵列

码

数

器32行x8列

据

>ATTV输>4位

出

V线

V

列译码器

7.和

CI/O电路

&

<EN

7

—输

=

=出

0缓

0

冲

--

器

55

图3.18掩模ROM逻辑符号和内部逻辑图

3.3.4存储器容量的扩充

1、字长位数扩展

给定的芯片字长位数较短，不满足设计要求的存储器字长,

此时需要用多片给定芯片扩展字长位数。

一般原则：三组信号线中，地址线和控制线公用而数据线

单独分开连接。

【例3.2］利用IMx4位的SRAM芯片,设计一个存储容量为

IMx8位的SRAM存储器。

首先计算需要的芯片数V

只加大字长，而存储器的字数与存储器芯片字数一致,

对片子没有选片要求。

用8k*1的片子组成8k*8的存储器需8个芯片

地址线——需13根数据线——8根

控制线——预接存储器的

幽【）旃山龙孝六学

2：字存储容量扩展

给定的芯片存储容量较小（字数少），不满足设计要求

的总存储容量，此时需要用多片给定芯片来扩展字数。

三组信号组中给定芯片的地址总线和数据总线公用，控

制总线中R/W公用，使能端EN不能公用，它由地址总线的高位段

译码来决定片选信号。所需芯片数仍由（d=设计要求的存储器

容量/选择芯片存储器容量）决定。

例4.2设有若干片256Kx8位的SRAM芯片.⑴采用字

扩展方法构成2048KB的存储器需要多少片SRAM芯片？

(2)该存储器需要多少地址线？(3)画出该存储器与

CPU连接的结构图，设CPU的接口信号有地址信号、数

据信号和控制信号R/W#。

解:(1)该存储器需要2048K/256K=8片SRAM芯片;

(2)需要21条地址线，因为22i=2048K,其中高3位用

于芯片选择，低18位作为每个存储器芯片的地址输入。

(3)R/W#作为读写控制信号。CPU访存的地址为A20-A0。

该存储器与CPU连接的结构图如下

一3

0E#3封译眄

72*

MYD#Yl#_

IAiwa

AI?.D

「'一二二,

CPU*5mAce0t

•••••♦/

256K256K256K256K

••••.»»■j.'

x8X8X8•♦•X、8'*

0oDD

方MJMolDrDo]%%

缪)两盟龙孝六字

例4.3设有若干片256Kx8位的SRAM芯片，请构成2048Kx32

位的存储器。

(1)需要多少片RAM芯片？

(2)该存储器有多少根地址线？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号

有地址信号、数据信号和控制信号MREQ#、R/W#o

解：(1)采用字位扩展的方法。该存储器需要(2048K/

256K)x(32/8)=32片SRAM芯片，其中每4片构成一个

字的存储器芯片组(位扩展)，8组芯片进行字扩展。

(2)需要21条地址线，其中高3位用于芯片选择，低18位作

为每个存储器芯片的地址输入。

两山医考六字

3.存储器模块条

存储器通常以插槽用模块条形式供应市场。这种模块条常称为

内存条。它们是在一个条状形的小印制电路板上，用一定数量

的存储器芯片（如8个RAM芯片），组成一个存储容量固定的存储

模块。然后，通过它下部的插脚插到系统板的专用插槽中，从

而使存储器的总容量得到扩充。

内存条

3.3.5高级的DRAM结构

CDRAM带高速缓冲存储器（cache）的动态存储器，它是

在通常的DRAM芯片内又集成了一个小容量的SRAM,从而使DRAM

芯片的性能得到显著改进。如图所示出IMx4位CDRAM芯片的结

构框图，为512x4位。

如果连续的地址高H位相同，意味着属于同一行地址，

那么连续变动的9位列地址就会使SRAM中相应位组连续读出，

这称为猝发式读取

两山医考六字

Do〜D3

图3.131MX4位CDRAM芯片结构框图

2K*16的SRAM

当两个端口的地址不相同时，在两个端口上进行读写操作，

一定不会发生冲突。当任一端口被选中驱动时，就可对整个

左端口或右旗口

功能

B/flbK/Vub1/00-71/08-15

XX11zZ前口不用

000X数揩入数据入低位和高值字节数据写入存偌器

0100数需入数据出低位字节数需写入存储器，存储器中数据输出至高值字节

1000数得出数需入存储器中数据输出至硒字节，融字节数需写入存储器

0101数需入Z低位字节写入存储器

1001Z数得入高位字节写入存储器

1100数需出数据出存储器悯据输出至随字节号高位字节

1101ZZ高阻抗输出

三、有冲突读写控制

当两个端口同时存取存储器同一存储单元时，便发生读

写冲突。为解决此问题」特设置了BUSY标志〕在这种情况下，

片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对

另一个被衿迟的端口置BUSY标志（BUSY变为低电平），即［暂时匏

闭此端口］

3.5.2多模块交叉存储器

1.存储器的模块化组织

一个由若干个模块组成的主存储器是线性编址的。

这些地址在各模块有两种安排方式：

j一种是顺序方式，

I一种是交叉方式

43210

说明：块选择位负责从例)一3中

模块字

内存地址选择一块；字选择位负责从该块

高两位是块选择低三位是字选择

中找到特定的字。

MoMiM2M3

0存储器的

容量是32

1字，分为

4个模块。

2

3____

4____

5____

6

7

图3.17(a)存储器模块的顺序组织方式

43210

说明：地址寄存器的低二位

模块

内存地址负责M0—3的选择，高二位T

高三位选择字低二位选择块责块内字的选择。

MoMiM2M3

3存储器的容量是

个模块,共

7432

个字。

11

15

19

23

27

31

数据总线

A

高时访问多个模块•

必.图3.27CPU

下

存:

根SL

冬

储

图3.28流水线方式存取示意图

【例4】设存储器容量为32字，字长64位，模块数m=4,分别用顺序方式和交叉方式进行蛆织。存储周期

•••■•、•■

T=200nS，数据总线宽度为64位，总线传送周期T=50ns。问顺序存储器和交叉存储器的带宽各是多少？

【解】

顺序存储器和交叉存储器连续读出m=4个字的信息忘量都是：

q=64位X4=256位

顺序存储器和交叉存绪器连续读出4个字所需的时间分别是:

t2=mT=4X200ns=800ns=8X1Q-7S;

ti=T+ljn-1)=200n3+30ns=350ns=35X10-7s

顺序存储器和交叉存储器的带宽分别是:

计2:中气2=256+(8X10-7)=32X107［位/$］,

*1”与二256+(35X10-7)=73X107［位/S1

两山医考六字

3.6Cache存储器

3.6.1Cache基本原理

1、cache的功能

Cache是为了解决CPU和主存之间速度匹配问题而采用的一项

重要技术。

14至上•

2.引岫醐郴程岫问的髓性理论

-丽防性T果-t•就单元被访问冽可能这个存麟元合搬献

破胤

•空间局部性一如果一个郁弹元破访瓦则该单元相邻的存储单鼐睢

.「也蹄—―—尸触被访瓦

两山医考六字

M3

Cache

图3.31CPU与存储器系统的关系

2、

CPU二存之

间的Jo当

CPU方3和主

存。iche

中：把此

字从数据

块从

尸讨力+i