嵌入式硬件基础

关于嵌入式硬件基础嵌入式系统嵌入式系统硬件部分嵌入式系统软件部分如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。第2页,共83页，2024年2月25日，星期天主要内容1324基本组成嵌入式处理器总线存储器第3页,共83页，2024年2月25日，星期天

嵌入式微处理器总线存储器输入/输出接口和设备嵌入式系统硬件组成第4页,共83页，2024年2月25日，星期天嵌入式微处理器指令系统CISC：复杂指令集（ComplexInstructionSetComputer）具有大量的指令和寻址方式，指令长度可变8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。RISC：精简指令集（ReducedInstructionSetComputer)只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单第5页,共83页，2024年2月25日，星期天CISC与RISC的对比类别CISCRISC指令系统指令数量很多，通常>200较少，通常少于100执行时间有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器没有较长执行时间的指令编码长度编码长度可变，1-15字节编码长度固定，通常为4个字节寻址方式寻址方式多样简单寻址操作可以对存储器和寄存器进行算术和逻辑操作只能对寄存器进行算术和逻辑操作，Load/Store体系结构编译难以用优化编译器生成高效的目标代码程序采用优化编译技术，生成高效的目标代码程序第6页,共83页，2024年2月25日，星期天冯·诺依曼体系结构嵌入式微处理器指令系统第7页,共83页，2024年2月25日，星期天冯·诺依曼体系结构指令寄存器控制器算逻单元输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2第8页,共83页，2024年2月25日，星期天哈佛体系结构指令寄存器控制器算逻单元输入输出CPU程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据第9页,共83页，2024年2月25日，星期天Motorola公司DSP56311结构哈佛结构第10页,共83页，2024年2月25日，星期天总线嵌入式系统的总线一般集成在嵌入式微处理器中。从微处理器的角度来看，总线可分为片外总线和片内总线。选择总线和选择嵌入式微处理器密切相关，总线的种类随不同的微处理器的结构而不同。第11页,共83页，2024年2月25日，星期天存储器嵌入式系统的存储器包括cache、主存和外存。大多数嵌入式系统的代码和数据都存储在处理器可直接访问的存储空间即主存中。系统上电后在主存中的代码直接运行。外存是处理器不能直接访问的存储器，用来存放各种信息。第12页,共83页，2024年2月25日，星期天存储器寄存器高速缓存SRAM主存储器SDRAM本地存储器Flash、ROM、磁盘网络存储器Flash、ROM、磁盘时钟周期01—1010—10020,000,000分层结构第13页,共83页，2024年2月25日，星期天主要内容1324基本组成嵌入式处理器总线存储器第14页,共83页，2024年2月25日，星期天嵌入式微处理器的分类嵌入式微处理器种类繁多，按位数可分为4位、8位、16位、32位和64位。按用途来分，嵌入式微处理器可分为嵌入式DSP和通用的嵌入式微处理器两种：嵌入式DSP：专用于数字信号处理，采用哈佛结构，程序和数据分开存储，采用一系列措施保证数字信号的处理速度。通用的嵌入式微处理器：一般是集成了通用微处理器的核、总线、外围接口和设备的SOC芯片，有些还将DSP作为协处理器集成。

第15页,共83页，2024年2月25日，星期天嵌入式微处理器的特点集成度体系结构指令集性能功耗和管理第16页,共83页，2024年2月25日，星期天嵌入式微处理器的集成度

嵌入式微处理器是面向应用的，其片内所包含的组件的数目和种类是由它的市场定位决定的。 在最普通的情况下，嵌入式微处理器包括：片内存储器：部分嵌入式微处理器外部存储器的控制器，外设接口(串口，并口)LCD控制器：面向终端类应用的嵌入式微处理器中断控制器，DMA控制器，协处理器定时器，A/D、D/A转换器多媒体加速器：当高级图形功能需要时总线其他标准接口或外设第17页,共83页，2024年2月25日，星期天嵌入式微处理器的集成度单芯片方式：三星44B0X芯片的内部结构单芯片方式第18页,共83页，2024年2月25日，星期天嵌入式微处理器的集成度芯片组方式：两芯片组的手持PC方案芯片组方式第19页,共83页，2024年2月25日，星期天嵌入式微处理器的体系结构算术格式（ArithmeticFormat）功能单元（FunctionalUnits）流水线（Pipeline）通常采用单周期执行指令，可能导致比较长的流水线第20页,共83页，2024年2月25日，星期天流水线技术流水线(Pipeline)技术：几个指令可以并行执行提高了CPU的运行效率内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp第21页,共83页，2024年2月25日，星期天指令流水线—以ARM为例为增加处理器指令流的速度，ARM7系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。

PC指向正被取指的指令，而非正在执行的指令FetchDecodeExecute从存储器中读取指令解码指令寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank）PC PCPC-4 PC-2PC-8 PC-4ARM Thumb第22页,共83页，2024年2月25日，星期天最佳流水线该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数(CPI)=1

操作周期 1 2 3 4 56ADDSUBMOVANDORREORCMPRSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch第23页,共83页，2024年2月25日，星期天LDR流水线举例LDRR2,[R3,#0x0C]!该例中，用6周期执行了4条指令指令周期数(CPI)=1.5

周期

操作 1 2 3 4 5 6ADDSUBLDRMOVANDORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch第24页,共83页，2024年2月25日，星期天嵌入式微处理器的指令集为满足应用领域的需要，嵌入式微处理器的指令集一般要针对特定领域的应用进行剪裁和扩充。类似于DSP的数字处理功能:乘加(MAC)操作：它在一个周期中执行了一次乘法运算和一次加法运算。SIMD类操作：允许使用一条指令进行多个并行数据流的计算。零开销的循环指令：采用硬件方式减少了循环的开销。多媒体加速指令：像素处理、多边形、3D操作等指令。第25页,共83页，2024年2月25日，星期天嵌入式微处理器的性能低端（低价，低性能）一般低端嵌入式微处理器的性能最多达到50MIPS，应用在对性能要求不高但对价格和功耗有严格要求的应用系统中。中档，低功耗中档的嵌入式微处理器可达到较好的性能（如150MIPS以上），采用增加时钟频率、加深流水深度、增加Cache及一些额外的功能块来提高性能，并保持低功耗。高端高端嵌入式微处理器用于高强度计算的应用，使用不同的方法来达到更高的并行度.

第26页,共83页，2024年2月25日，星期天嵌入式微处理器的功耗管理大多数嵌入式系统有功耗的限制（特别是电池供电的系统），它们不支持使用风扇和其他冷却设备。

降低工作电压提供不同的时钟频率关闭暂时不使用的功能块提供功耗管理机制总线及存储器对其的影响第27页,共83页，2024年2月25日，星期天嵌入式处理器体系结构按体系结构的不同可分为五大类ARMMIPSPOWERPCSH系列X86架构(CISC)第28页,共83页，2024年2月25日，星期天第29页,共83页，2024年2月25日，星期天ARM微处理器ARM处理器具有RISC体系结构的典型特征，同时具有以下特点:在每条数据处理指令当中，都控制算术逻辑单元ALU和移位器，以使ALU和移位器获得最大的利用率；自动递增和自动递减的寻址模式，以优化程序中的循环；同时Load和Store多条指令，以增加数据吞吐量所有指令都可以条件执行，以增大执行吞吐量；这些是对基本RISC体系结构的增强，使得ARM处理器可以在高性能、小代码尺寸、低功耗和小芯片面积之间获得好的平衡。第30页,共83页，2024年2月25日，星期天ARM微处理器：编程模型数据类型字节型数据（Byte）：数据宽度为8bits半字数据类型（HalfWord）：数据宽度为16bits，存取式必须以2字节对齐的方式字数据类型（Word）：数据宽度为32bits，存取式必须以4字节对齐的方式第31页,共83页，2024年2月25日，星期天ARM微处理器：CPU模式7种CPU模式

第32页,共83页，2024年2月25日，星期天ARM微处理器：处理器工作状态处理器有两种工作状态：ARM：32位，执行字对准的ARM指令Thumb：16位，执行半字对准的Thumb指令ARM和Thumb之间状态的切换不影响处理器的模式或寄存器的内容第33页,共83页，2024年2月25日，星期天ARM微处理器：处理器工作状态进入Thumb状态：执行BX指令，并设置操作数寄存器的状态（位[0]）为1。在Thumb状态进入异常(IRQ,FIQ,UNDEF,ABORT,SWIetc.)，当异常处理返回时自动转换到Thumb状态进入ARM状态：执行BX指令，并设置操作数寄存器的状态（位[0]）为0。进入异常时，将PC放入异常模式链接寄存器中，从异常向量地址开始执行也可进入ARM状态第34页,共83页，2024年2月25日，星期天ARM微处理器：寄存器ARM处理器有37个寄存器

31个通用寄存器：程序计数器、堆栈及其他通用寄存器6个状态寄存器这些寄存器不能同时看到不同的处理器状态和工作模式确定哪些寄存器是对编程者是可见的第35页,共83页，2024年2月25日，星期天ARM微处理器：ARMState寄存器第36页,共83页，2024年2月25日，星期天ARM微处理器:ThumbState寄存器第37页,共83页，2024年2月25日，星期天ARMState与ThumbState寄存器关系第38页,共83页，2024年2月25日，星期天ARM微处理器：程序状态寄存器CPSR（当前程序状态寄存器）在所有的模式下都是可以读写的，它主要包含：条件标志中断使能标志当前处理器的模式其它的一些状态和控制标志第39页,共83页，2024年2月25日，星期天ARM微处理器：程序状态寄存器模式控制位M0-M4第40页,共83页，2024年2月25日，星期天ARM微处理器：异常ARMCPU将引起异常的类型分为7种第41页,共83页，2024年2月25日，星期天ARM微处理器：异常异常的优先级第42页,共83页，2024年2月25日，星期天ARM微处理器：内存和I/OARM的寻址空间是线性的地址空间，为232=4GBytes0to3存储第一个word,bytes4to7存储第二个字ARM支持大端（Big-endian）和小端（Little-endian）的内存数据方式，可以通过硬件的方式设置（没有提供软件的方式）端模式第43页,共83页，2024年2月25日，星期天ARM微处理器：内存和I/O大端的数据存放格式第44页,共83页，2024年2月25日，星期天ARM微处理器：内存和I/O小端的数据格式

第45页,共83页，2024年2月25日，星期天ARM微处理器：内存和I/O实例变量A：wordA=0xf6734bcd，在内存中的起始地址为0xb3204500变量B：halfwordB=218，在内存中的起始地址为0xddddddd0第46页,共83页，2024年2月25日，星期天ARM微处理器：内存和I/O大端小端

0xb32045000xddddddd00xb32045000xddddddd0f6f673734b4bcdcddada0000第47页,共83页，2024年2月25日，星期天主要内容1324基本组成嵌入式处理器总线存储器第48页,共83页，2024年2月25日，星期天总线总线的主要参数有总线的带宽：又称总线位宽，指的是总线能同时传送数据的位数。总线的位宽：又称总线的数据传送率，是指在一定时间内总线上可传送的数据总量，用每秒最大传送数据量来衡量。总线带宽越宽，传输率越高总线的工作时钟频率：工作频率越高，速度越快。总线的类型按相对于CPU位置划分——片外总线、片内总线按功能和信号类型——DB、AB、CB第49页,共83页，2024年2月25日，星期天概述一个微处理器系统可能含有多条总线高速设备可以连到高速总线上。低速设备可以连到低速总线上。桥：总线互联的电路。原因：数据宽度：高速总线通常提供较宽的数据连接。成本：高速总线通常采用更昂贵的电路和连接器。桥允许总线独立操作，这样在I/O操作中可提供某些并行性。第50页,共83页，2024年2月25日，星期天概述存储器高速设备CPU低速设备低速设备桥高速总线低速总线多总线系统第51页,共83页，2024年2月25日，星期天概述第52页,共83页，2024年2月25日，星期天概述Processor-localbusMicro-processorCacheMemorycontrollerDMAcontrollerBridgePeripheralPeripheralPeripheralPeripheralbus外设总线嵌入式系统总线第53页,共83页，2024年2月25日，星期天AMBA总线AMBA（AdvancedMicrocontrollerBusArchitecture）是ARM公司研发的一种总线规范，目前为3.0版本。在AMBA总线规范中，定义了3种总线:AHB(AdvancedHigh-performanceBus)：用于高性能系统模块的连接，支持突发模式数据传输和事务分割；可以有效地连接处理器、片上和片外存储器，支持流水线操作。ASB（AdvancedSystemBus）：也用于高性能系统模块的连接，由AHB总线替代；APB（AdvancedPeripheralBus）：用于较低性能外设的简单连接，一般是接在AHB或ASB系统总线上的第二级总线。第54页,共83页，2024年2月25日，星期天AMBA总线外部总线APB系统总线AHB测试接口ARMCPUSDRAMControlSRAMLCDControl桥并行接口串行接口TimerUART基于AMBA总线的典型系统第55页,共83页，2024年2月25日，星期天AMBA总线-AHBAHB总线主要由主单元、从单元、仲裁器和译码器组成。AHB主单元:只有主单元可在任何时刻使用总线。AHB可以有一个或多个主单元。主单元可以是RISC处理器、协处理器以及DMA控制器，以启动和控制总线操作。第56页,共83页，2024年2月25日，星期天AMBA总线-AHBAHB从单元:可以响应（并非启动）读或写总线操作。总线的从单元可以在给定的地址范围内对读写操作进行相应的反应。从单元向主单元发出成功、失败信号或等待各种反馈信号。从单元通常是其复杂程度不足以成为主单元的固定功能块，例如外存接口、总线桥接口以及任何内存都可以是从单元，系统的其他外设也包含在AHB的从单元中。第57页,共83页，2024年2月25日，星期天AMBA总线-AHBAHB仲裁器用来确定控制总线是哪个主单元，以保证在任何时候只有一个主单元可以启动数据传输。AHB译码器总线译码器用于传输译码工作，提供传输过程中从单元的片选信号。第58页,共83页，2024年2月25日，星期天AMBA总线-AHB一个典型的AHB总线工作过程，它包括以下两个阶段：地址传送阶段(addressphase)：它将只持续一个时钟周期。在HCLK的上升沿数据有效。所有的从单元都在这个上升沿来采样地址信息。数据传送阶段（dataphase）：它需要一个或几个时钟周期。可以通过HREADY信号来延长数据传输时间，当HREADY信号为低电平时，就在数据传输中加入等待周期，直到HREADY信号为高电平才表示这次传输阶段结束。第59页,共83页，2024年2月25日，星期天AMBA总线-AHBData（A）HADDR[31:0]HWDATA[31:0]AddressphaseDataphaseControlAControlData（A）HCLKHREADYAHB总线工作过程HRDATA[31:0]第60页,共83页，2024年2月25日，星期天AMBA总线-APBAPB桥的接口信号第61页,共83页，2024年2月25日，星期天AMBA总线-APB第62页,共83页，2024年2月25日，星期天PCI总线：特点PCI总线是地址、数据多路复用的高性能32位和64位总线。是微处理器与外围设备控制部件、外围附加板之间的互连机构。2.1版本定义了64位总线扩展和66MHz总线时钟的技术规范。从数据宽度上看，PCI总线有32bit、64bit之分从总线速度上分，有33MHz、66MHz两种PCI总线的地址总线与数据总线是分时复用的，支持即插即用(PlugandPlay)、中断共享等功能。第63页,共83页，2024年2月25日，星期天PCI总线：信号定义

32位PCI系统的管脚按功能来分有以下几类:系统控制CLK：PCI时钟，上升沿有效；RST：Reset信号传输控制FRAME#：标志传输开始与结束IRDY#：Master可以传输数据的标志DEVSEL#：当Slave发现自己被寻址时设置低电平应答TRDY#：Slave可以传输数据的标志STOP#：Slave主动结束传输数据；IDSEL：在即插即用系统启动时用于选中板卡的信号。第64页,共83页，2024年2月25日，星期天PCI总线：信号定义地址与数据总线AD[31::0]：地址/数据分时复用总线；C/BE#[3::0]：命令/字节使能信号；

PAR：奇偶校验信号。仲裁信号REQ#：Master用来请求总线使用权；GNT#：仲裁机构允许Master得到总线使用权错误报告PERR#：数据奇偶校验错；SERR#：系统奇偶校验错。第65页,共83页，2024年2月25日，星期天PCI总线：操作PCI总线进行读操作时发起者先置REQ#,当得到仲裁器的许可时(GNT#)，将FRAME#置低电平，并在AD总线上放置Slave地址，同时C/BE#放置命令信号，说明接下来的传输类型。PCI总线上的所有设备都需对此地址译码，被选中的设备置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时，传输数据。Master在数据传输结束前，将FRAME#置高以标明只剩最后一组数据要传输，并在传完数据后放开IRDY#以释放总线控制权。第66页,共83页，2024年2月25日，星期天PCI总线-读操作Data传送WaitData传送WaitData传送WaitBE#sAddressphaseIRDY#981765432地址Data-1Data-2Data-3命令DataphaseDataphaseDataphaseCLKFRAME#AD[31::0]C/BE#[3::0]TRDY#DEVSEL#第67页,共83页，2024年2月25日，星期天PCI－力不从心南桥/北桥Intel440系列以后PCI地位大大降低FSB第68页,共83页，2024年2月25日，星期天CPCI总线3U（100mm×160mm）6U（233mm×160mm）第69页,共83页，2024年2月25日，星期天触摸屏嵌入式系统中的触摸屏分为电阻式、电容式、电感式、红外线式和表面声波其中电阻式触摸屏最为常用电阻触摸屏的工作部分一般由三部分组成，两层透明的阻性导体层、两层导体之间的隔离层、电极触摸屏工作时，上下导体层相当于电阻网络，当某一层电极加上电压时，会在该网络上形成X,Y方向上的梯度电压。如有外力使得上下两层在某一点接触，则在电极未加电压的另一层可以测得接触点处的电压，从而知道接触点处的(X,Y)坐标。第70页,共83页，2024年2月25日，星期天电容式触摸屏电容式触摸屏是一块四层复合玻璃屏，玻璃屏的内表面和夹层各涂一层ITO（氧化铟锡），四个角引出四个电极当用户触摸电容屏时，由于人体电场，用户手指和工作面形成一个耦合电容因为工作面上接有高频信号，于是手指会吸收一个很小的电流，这个电流分别从屏的四个角上的电极中流出理论上流经四个电极的电流与手指头到四角的距离成比例，控制器通过对四个电流比例的精密计算，得出位置第71页,共83页，2024年2月25日，星期天红外式触摸屏红外触摸屏是利用X、Y方向上密布的红外线矩阵来检测并定位用户的触摸位置。红外触摸屏在显示器的前面安装一个电路板外框，电路板在屏幕四边排布红外发射管和红外接收管，一一对应形成横竖交叉的红外线矩阵。用户在触摸屏幕时，手指就会挡住经过该位置的横竖两条红外线，因而可以判断出触摸点在屏幕的位置。任何触摸物体都可改变触点上的红外线而实现触摸屏操作。第72页,共83页，2024年2月25日，星期天主要内容1324基本组成嵌入式处理器总线存储器第73页,共83页，2024年2月25日，星期天存储器种类RAM：随机存取存储器SRAM：静态随机存储器vsDRAM：动态随机存储器

1）SRAM比DRAM快，电路复杂，价格贵

2）DRAM存储密度比SRAM高得多

3）SRAM比DRAM耗电多

4）DRAM需要周期性刷新ROM：只读存储器EPROMEEPROMFLASH：闪存第74页,共83页，2024年2月25日，星期天高速缓存（CACHE）1、为什么采用高速缓存微处理器的时钟频率比内存访问速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理高速缓存是一种小型、快速、价格较贵的存储器，它保存部分主存内容的拷贝。CPU高速缓存控制器CACHE主存数据数据地址第75页,共83页，2024年2月25日，星期天闪速存储器(FLASH)相对传统的EPROM芯片，这种芯片可以用电气的方法快速地擦写由于块擦写存储器不需要存储电容器，故其集成度更高，制造成本低于DRAM它使用方便，既具有SRAM读写的灵活性和较快的访问速度，又具有ROM在断电后可不丢