组合逻辑电路的分析和设计：多路选择器和多路分配器

3.5

多路选择器和多路分配器3.5.1

多路选择器(MUX)

在数字系统中，有时需要将多路数字信息分时地从一条通道传送，完成这一功能的电路称为多路数据选择器(Multiplexer，简称MUX)。1.MUX功能描述(1)数据选择器框图功能类似于一个单刀多掷开关。数据选择器框图有n位地址输入、2n位数据输入、1位输出。在地址输入的控制下，从多路输入数据中选择一路输出。等效电路常用的数据选择器有2选1、4选1、8选1、16选1等。数据选择器框图等效电路n个地址输入端可选择2n路输入数据，称为2n选1多路选择器。(2)4选1数据选择器a.4选1数据选择器的逻辑图及符号ENA1

A0Y0000100011011××D0D1D2D30b.4选1数据选择器的功能表c.4选1数据选择器的输出表达式式中，mi是地址变量A1、A0所对应的最小项，称地址最小项。74LS2536543110111213152141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y(3)中规模双4选1数据选择器74LS253a.74LS253及符号

选择器由两个完全相同的4选1数据选择器构成。

1D0～1D3、2D0～2D3是两组独立的数据输入端；1Y、2Y分别为两组独立的输出端；A1和A0是共用地址输入端。1EN

和2EN分别是两路选通输入端。74LS2536543110111213152141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y选通信号等于‘1’时，选择器被禁止。选通信号为‘0’时，选择器把与地址码相应的一路数据选送到输出端。b.输出逻辑表达式n为地址端个数；式中mi是地址输入端的最小项；Di表示对应的数据输入端。c.功能表74LS2536543110111213152141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y地址选通数据输出A1

A0ENDY××0001101110000×D0~D3D0~D3D0~D3D0~D3(Z)D0D1D2D3选择器被禁止时，输出为高阻状态(用Z表示)。

74LS251、74LS253、74LS257是三态MUX。a.8选1MUX的逻辑符号(4)8选1MUXb.输出表达式ENA2

A1A0Y100000000×××000001010011100101110

1110D0D1D2D3D4D5D6D7c.8选1MUX的功能表c.16选1MUX(5)常用的MUX的型号a.双4选1MUX74LS253、74153和MC14539B等b.8选1MUX74LS151、74152、74251和CD4512B等；74LS150、74850和74851等2.MUX的扩展74LS2531D11D01D21D31EN2D12D02D22D32ENA1A01Y2Y1D1D0D2D3D5D4D6D7A1A01A27404a.一片74LS253和若干门电路可将双4选1MUX扩展为一个8选1的MUX。74LS2531D11D01D21D31EN2D12D02D22D32ENA1A01Y2Y1D1D0D2D3D5D4D6D7A1A01A27404由于未选通的MUX输出端为高阻，因此可以将两个MUX的输出端直接连在一起。74LS2531D11D01D21D31EN2D12D02D22D32ENA1A01Y2Y1D1D0D2D3D5D4D6D7A1A01A27404A2=0A2=1当A2A1A0为100~111时，选通2D0~2D3。由图可知：当A2A1A0为000~011时，选通1D0~1D3。b.用两块8选1数据选择器74LS151构成16选1数据选择器

选择器74LS151被禁止时，输出为零而非高阻状态。因此，输出不能直接相联。

3.数据选择器的典型应用(1)作数据选择，以实现多路信号分时传送。(2)实现组合逻辑函数。(4)产生序列信号。(3)在数据传输时实现并—串转换。(1)在数据传输时实现并—串转换74151432115141312910117D1D0D2D3D5D4D6D7ENA1A056YA2L000~11111011001数字量输入tLO11011001

当A2A1A0由000~111循环变化时，8位并行输入数据依次传送到输出端，被转换为串行数据输出。输入数据D0~D7为11011001在输出端得到的串行数据波形(2)实现单输出函数

而任何一个具有l个输入变量的逻辑函数都可以用最小项之和来表示，即对于n个地址输入的MUX，其表达式为其中mi是由地址变量An-1、…、A1、A0组成的地址最小项。这里的mi是由函数的输入变量A、B、C、…组成的最小项。因此，用MUX实现函数的关键在于如何确定Di的对应值。比较Y和L的表达式可以看出:只要将逻辑函数的输入变量A、B、C、

…加至数据选择器地址输入端，并适当选择Di的值，使L=Y，就可以用MUX实现函数L。代数法和卡诺图法。确定Di的对应值常用的方法有两种：

当l＜n时，将MUX的高位地址输入端不用(接0或1)，其余同上。a.当l≤n时l为函数的输入变量数，n为选用的MUX的地址输入端数。

当l=n时，只要将函数的输入变量A、B、C、…依次接到MUX的地址输入端，根据函数L所需要的最小项，确定MUX中Di的值(0或1)即可；(a)代数法[解]二变量异或表示式为[例1]用四选一数据选择器实现二变量异或表示式。4选1的MUX的逻辑功能表达式令L中的AB=A1A0取D0=D3=0；D1=D2=1逻辑电路图即可用四选一数据选择器实现二变量异或[解]三变量多数表决器真值表及八选一数据选择器功能表。取[例2]用八选一数据选择器实现三变量多数表决器。A2A1A0FDi00000101001110010111011100010111D0D1D2D3D4D5D6D7逻辑电路图[例3]试用MUX实现下面的逻辑函数[解]先将原函数写成最小项之和的形式，则有再与8选1的MUX的逻辑功能表达式比较当Y式中D1=D4=D6=0；D0=D2=D3=D5=D7=1时，即可实现L的逻辑函数。令L中的CBA=A2A1A0，L=Y，74LS151D1D0D2D3D5D4D6D7ENA1A0YA2L+VCCABC逻辑图

然后在卡诺图上确定地址变量控制范围，即输入数据区；(b)卡诺图法卡诺图法比较直观且简便，其方法是：首先选定地址变量；最后由数据区确定每一数据输入端的连接。[例4]用八选一数据选择器实现三变量多数表决器。[解]设三变量分别为A2、A1、A0画卡诺图在控制范围内求得Di数：选定A2A1A0为地址变量，确定地址变量控制范围。D0D2D6D4结果与代数法所得结果相同。D1D3D7D5D0=0,D1=0,D2=0,D3=1，D4=0,D5=1,D6=1,D7=1。

如果从l个输入变量中选择n个直接作为MUX的地址输入，那么，多余的(l-n)个变量就要反映到MUX的数据输入Di端，即Di是多余输入变量的函数，简称余函数。b.当l＞

n时因此这种设计的关键是如何求出余函数。

确定余函数可以采用代数法或K(卡诺)图法。[例5]用四选一数据选择器实现三变量多数表决器。[解]设三变量分别为A、B、C(1)代数法令A1A0=AB，则首先选择地址输入由此可得D0=0,D1=C,D2=C,D3=1。在控制范围内求得Di数：D0=0,D1=C,D2=C,D3=1。选定AB为地址变量，确定地址变量控制范围。D0D0D1D1D3D3D2D2结果与代数法所得结果相同。画卡诺图(2)卡诺图法[例6]试用4选1MUX实现三变量函数：用代数法将F的表达式变换为与Y相应的形式：

[解1]代数法令A1A0=AB，则多余输入变量为C，余函数Di=f(C)。(1)首先选择地址输入(2)确定余函数Di将F与Y对照可得逻辑图

[解2]K图法选择4选1MUX的地址输入A1A0=AB求出余函数Di的值：D0=1,D1=C,D2=C,D3=0[解]选地址A1A0变量为AB，则变量CD将反映在数据输入端，如图所示。

[例7]用四选一数据选择器实现如下逻辑函数：

F=∑(0,1,5,6,7,9,10,14,15)逻辑图

[例8]利用数据选择器实现分时传输。要求用数据选择器分时传送四位8421BCD码，并译码显示。[解]通常一个数码管需要一个七段译码显示器。若利用数据选择器组成动态显示，则若干个数据管可共用一片七段译码显示器。用四片四选一，四位8421BCD码连接如下：个位全送至MUX的D0位，十位送D1,百位送D2,千位送D3。当地址码为00时，数据选择器传送的是8421BCD码的个位。当地址码为01、10、11时分别传送十位、百位、千位。经译码后就分别得到个位、十位、百位、千位的七段码。当A1A0=00时，Y0=0，则个位数码管亮。其它依次类推为十位、百位、千位数码管亮。哪一个数码管亮，受地址码经2-4译码器的输出控制。当A1A0=00~11时，译码器显示3079。只要地址变量变化周期大于25次/s，人的眼睛就无明显闪烁感。

多路分配器与数据选择器相反，它能够把一条通道上的数字信息分时地按n位地址分送到2n个数据输出端上。完成这一功能的MSI芯片称为多路数据分配器(Demultiplexer，简称DMUX)。3.5.2

多路分配器(DMUX)

常用的DEMUX有1—4DEMUX，1—8DEMUX，1—16DEMUX等。a.1—4DEMUX的逻辑符号1.1—4DEMUXD为数据输入A1、A0为地址输入Y0~Y3为数据输出EN为使能端ENA1

A0Y0

Y1Y2Y31××0000010100110000D0000D0000

D

0000Db.1—4DEMUX的功能表

从表看见，1—4DEMUX与2—4译码器功能相似，故DEMUX一般由译码器完成。2.2-4译码器74LS139构成的1-4DMUXa.逻辑图b.输出表达式

因而只要改变译码器的地址输入A、B，就可以将输入数据D分配到不同的通道上去。

可见，随着译码器输入地址的改变，可使某个最小项mi为1，则译码器相应的输出Yi=D