数字逻辑练习题

一、单选题（共20分，每题1分）1、设计一个四位二进制码的奇偶校验器，需要（）个异或门。A．2B.3C.4D.52、时序逻辑电路中一定包含____。

A.触发器

B．组合逻辑电路

C．移位寄存器

D．译码器3、以下代码中为恒权码的为。A.8421BCD码B.5421BCD码C.余三码D.格雷码4、数字系统中，采用_______可以将减法运算转化为加法运算。A．原码B．ASCII码C．补码D．BCD码5、下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。A.与门B.或门C.非门D.与非门6、74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端a<b、a>b、a=b应为（）。A.a<b接地，a>b接地，a=b接地B.a<b接高电平，a>b接高电平，a=b接高电平C.a<b接高电平，a>b接高电平，a=b接地D.a<b接地，a>b接地，a=b接高电平7、一位8421BCD码计数器至少需要____个触发器。

A．3

B．4

C．5

D．108、与最小项ABCD相邻的逻辑最小项有__________个。A.1B.2C.4D.159、求一个逻辑函数F的对偶式，可将F中的_____。

A．“·”换成“+”，“+”换成“·”

B原变量换反变量，反变量换原变量C．原变量不变

D．常数中的“0”换"1"，“1”换“0”10、二输入与非门当输入变化为()时，输出可能有竞争冒险。A.01→10B.00→10C.10→11D.11→0111、一个6位地址码、8位输出的ROM，其存储矩阵的容量为()bit.A．64×8 B.48C.256 D.812、一个4位移位寄存器，现态为0111，经右移1位后其次态为()A．0011或1011 B.1101或1110C13、已知，选出下列可以肯定使F=0的情况（ ）。a.B=C=1，D=1； b.B=1，C=1；c.C=1，D=0； d.A=0，C=D=1。14、若将D触发器的D端连在Q端上，经100个脉冲作用后，它的次态Q(t+100)=0，则现态Q(t)应为____。

A.Q(t)=0

B．Q(t)=1

C．与现态Q(t)无关15、摩尔型时序电路的输出_____。

A．仅与当前外输入有关

B．仅与电路内部状态有关

C．既与外输入也与内部状态有关

D．与外输入和内部状态都无关16、米里型时序电路的输出____。

A．只与当前外输入有关

B．只与内部状态有关

C．与外输入和内部状态都有关

D．与外输入和内部状态都无关17、一个四位二进制码减法计数器的起始值1001，经过100个时钟脉冲作用之后的值为（）。

A．1100

B．0100

C．1101

D．010118、下列说法中错误的是（）。A、Moore型同步时序电路的输出只是现态的函数。B、异步时序逻辑电路对输入信号的限制条件是：不允许两个或两个以上的输入脉冲同时出现。C、异步时序逻辑电路没有公共的时钟信号起同步作用，输入可直接引起电路状态变化。D、脉冲异步时序逻辑电路存储电路部分由触发器组成，触发器不能带有时钟控制端。19、以下电路中可以实现线与功能的有（）。A.与非门B.三态输出门C.传输门D.集电极开路门20、时序电路中不可缺少的部分为A.组合电路B.记忆电路C.同步时钟信号D.组合电路和记忆电路二、填空题（共10分，每题1分）1、对56个物品进行二进制编码，最少要用（）位二进制码。2、16个触发器构成计数器，该计数器可能的最大计数模值是_______。3、逻辑函数以最大项表示是（）。4、对于T触发器，若现态Qn=0，要使次态Qn+1=0,则输入T=_____5、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A6、二进制小数-0.0110的补码表示为。7、一个256x4bit的ROM最多能实现（4）个（8）输入的组合逻辑函数。8、三态逻辑门输出有三种状态：0态、1态和______。9、根据需要选择一路信号送到公共数据线上的电路叫________。三、分析题2、将D触发器转换为T触发器，图2所示电路的虚框内应是（）。题2题53、如下图所示的ROM阵列逻辑图，当地址A1