09教案14(控制器)省公开课一等奖全国示范课微课金奖课件

计算机结构与逻辑设计吴键雄学院09级.12（第十四次课）第1页测验评述

第2页设一6位逐次迫近A/D基准电压为16伏，输入模拟电压Vi=9.37伏，请确定输出数据并排出该电路数码存放器中数据时序表。第3页错误很多反应一个问题——学习时未与电路相联络——通病，是工科学习大忌之一第4页错误原因没有与电路相联络

DAC数据存放器+-控制器ViVref比较器(天平)存放器(砝码)输出电压(砝码总重)第5页B5B4B3B2B1B0VrC1000008V11

1

000012V010

100010V0100

1009V11001

109.5V010010

19.25V1转换结果是10010

1不是求解结果，而是经过分析，从电路中读出结果。第6页

DAC数据存放器+-控制器ViVref显示电路Vref第7页B5B4B3B2B1B0VrC1000008V11

1

000012V010

100010V0100

1009V11001

109.5V010010

19.25V1转换结果是10010

1不是求解结果，是要从电路中读出结果。100101第8页

DAC数据存放器+-控制器ViVref输出存放器第9页第一次比较：9.37>8比较结果=1第二次比较：9.37<12比较结果=0第三次比较：9.37<10比较结果=0第四次比较：9.37>9比较结果=1第五次比较：9.37<9.5比较结果=0第六次比较：9.37>9.25比较结果=1结果为100101第10页第11页

DAC数据存放器+-控制器ViVref输出存放器输出存放器第12页Vm=16VVi=9.37V16S=——V=0.25V26时序表B5B4B3B2B1B0VrC1000008V11

1

000012V010

100010V0100

1009V11001

109.5V010010

19.25V1100101

存放器(砝码)输出电压(砝码总重)比较结果结果码元试探码元输出电压(砝码总重)比较结果存放器(砝码)输出电压(砝码总重)试探码元结果码元试探码元存放器(砝码)试探码元结果码元第13页控制器作用1.首先在数据存放器中加上最高位试探码元(其余为0);2.将每次试探比较结果码元代替试探码元,并依次加上新试探码元;3.试探结束,将最终一次比较结果装入数据存放器,停顿比较并输出比较结果第14页161514131211100908070605040300100000110000101000100100100110100101100101第15页161514131211100908070605040300误差逐次减小——逐次迫近第16页错误表现B5B4B3B2B1B0VrC1000008V11

1

000012V010

100010V0100

1009V11001

109.5V010010

19.25V1是试探码元,不是量化结果码元第17页B5B4B3B2B1B010000010

00001000001001001001001001012。比较结果不能即刻反应在数码存放器中——同时概念1。没有试探怎么会得到结果？3。假如只存放比较结果，则应另用一存放器.但连到D/A存放器依然需要，因为比较电压依赖它产生。第18页B5B4B3B2B1B010000010

0000100000100100100100100101有些人认为，最终比较结果为0，与第6步不一样，应该再加一行。而比较结果为1，数据不变，第6个数据就是最终结果。还是电路概念不清电路是死，自己没有判断能力，其判断必须经过比较，需要增加电路和延优点理时间。电路时序是预先设定好，不能因为结果或长或短改变。第19页B5B4B3B2B1B0VrC1

×××××8V11

1

××××12V010

1

×××10V0100

1

××9V11001

1

×9.5V010010

19.25V1100101

存放器中读不出×用存放器输出去产生模拟电压，后面必须是0第20页B5B4B3B2B1B0VrC1

000008V1×0

000012V0××000010V0×

××1009V1×

×

×

×009.5V0×

×

×

×

×

19.25V1第21页B5B4B3B2B1B01000001

1

000010000010

1000100000100100001

10100100100101当代技术要求处理过程有规律,则管理方便，电路简单,而不是依据处理过程中现象随时变更处理程序第22页B5B4B3B2B1B0VrC18V11

112V010

10V0100

19V11001

19.5V010010

19.25V1100101

1。这是存放器中数据，不可能不完整或有×存在2。存放器中数据是经过D/A产生Vr依据第23页B5B4B3B2B1B0VrC1000.008V11

1

00.0012V010

10.0010V0100

1.009V11001

.

109.5V01001.

0

19.25V11001.01

为何加小数点？要求得到一个与输入模拟电压成正比数据，这个数据与输入电压绝对值大小无关第24页

DAC数据存放器+-控制器ViVref输出存放器第25页

Q1Q2Q3Q4Q5Q6Q7CRM1M0DSRDSLD1D2D3D4D5D6D7

1比较器输出CP“1”“0”1011111标志位B5B4B3B2B1B0第26页Q1Q2Q2Q4Q5Q6Q7M1(Q7)M0000000011011111010101111010101110101010110100101010100101011101111101100101把比较结果串行存入存放器中，并行输出。错误：1.比较过程——先高位后低位，此处相反。2：第二次变换末位数码未知。改用左移电路预置码及标志位位置更改起始预置右移结果预置第27页一位同学做了四舍五入方案量化刻度应比只舎不入小S/2(不是大)上次讨论怎样实现四舍五入方案时有错，应在D/A电路求和放大器输入端加反方向电流I0/2第28页数据存放器与控制电路设计1000101100010111011110000010/0/0/0/1/1/1/1/0100111111101011000/0/0/1/1/1/第29页XB2nB1nB0nB2n+1B1n+1B0n+10000×××00010000010001001101001000100101100011010101111101000×××1001001101001110110111100110110110111101111111111B1nB0nXB2n0001110000×01001101011101110×011B1n+1第30页XB2nB1nB0nB2n+1B1n+1B0n+101000100110101011111001011000010001001101000010000000×××110011011101111111111101101010011101101110010011000×××第31页1DC11DC11DC1

校正网络1DC1D/A比较器输出控制电路设计去比较器

数据存放器控制存放器第32页校正原理1.未校正时，存放器与控制存放器相同，即控制存放器为1触发器，其对应存放器输出为1；2.控制存放器触发器为0，下一位触发器为1，对应存放器输出等于比较器比较结果；3.控制存放器触发器为0，下一位触发器也为0，即已校正，对应存放器保持不变；结论：存放器触发器在控制存放器对应触发器以及其下一位触发器为1时激活，其它时间闭锁。第33页校正原理1DC1≥1Q1QK1QK2CP≥1QK1X可用软件实现第34页如在一串行传送系统采取图6.47要求,问此电路应怎样设计?画出框图并解释其工作原理（各种方法）第35页休止起始位？移位输入移位=8？终止位2位?yesnoyesyesnono8位移位存放器M8计数器触发器M2计数器第36页同时方法:设计一个时序机

休止起始位移位输入移位=8？终止位2位?yesnoyesyesnono8位移位存放器M8计数器M2计数器信号移位计数1进位输出进位输出计数2CP控制器移位计数1计数2移位计数1移位终止计数2进位出1进位出2清零第37页异步方法:11位移位存放器触发器8位存放器011111111111.先置数触发器置02.初始信号到触发器置13.移位

11位存放器4.0移至最右端，检测为0读数检测第38页Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9O0O1O2O3O4O5O6O71111111111DATA读出置数读出与置数皆是低电平有效。当起始字0抵达Q8时，发出读出命令，在时钟信号上升沿将Q0~Q7存入O0~O7，再过一个周期，将Q0~Q7置成全1。第39页D0D1D2D3D4D5D6D7D8O0O1O2O3O4O5O6O7011111111DATA读出并置数对象是连续传送数据（无起始字和终止字）第40页关于双积分四舍五入方案12345123465第41页自学检验

第42页自学内容(思索题)§7.1简单指令结构是怎样?为何?基于这么结构,应安排哪些硬件?

第43页操作数和一些运算过程中产生中间数据都放在内存某个指定单元中，这些单元地址是程序员在编程时分配，其内容可能经常改变，所以不可能为每一个运算安排一条指令。且一条指令长度有限（16位，32位），如用操作数代替操作数地址，则操作数位数太少，影响其精度。

操作码操作数地址第44页

操作码操作数地址操作码存放器OPR存放器地址存放器MAR翻译（解释）提取操作数第45页控制器设计指导思想程序由一条条指令组成，每条指令由若干操作按一定次序执行。这些操作基本特点是一个（或几个）数据从一个（或几个）存放器经过处理传送到另一个存放器。控制器每个时钟周期发出一个或几个命令去控制这些操作运行。控制器实际就是一个按设定算法发出操作命令时序机。第46页执行指令节拍是怎样安排？为何？第47页指导思想——对任何指令，依据其执行流程共性，求得一个共同节拍次序。

提取指令——解释指令——执行指令

R￩1OPR￩MBR（MBR￩MEM）

准备下一条指令地址PC￩PC+1准备取操作数

MAR

￩MBR

以上为任何指令共同部分——指令周期第48页执行周期（E周期）——各不相同对运算指令（加、减、清加）取操作数——送B存放器——与累加器相加送累加器——准备提取下一条指令对存数指令写存放器——准备提取下一条指令为方便节拍安排，统一定为4步——IT0——IT1——IT2——IT3ET0——ET1——ET2——ET3分两个周期目标——便于加新指令第49页对这么含有固定节拍控制器，其时序机使用能产生下面波形节拍发生器就能够了。第50页请设计节拍发生器1-小周期（模4）方法1计数器+译码器方法2环行计数器方法32-大周期I和E，也可用一个触发器实现第51页解读图7.3ALU运行过程各单元作用位与位之间连接

第52页ALU运行特征?以存放器之间数据传送为关键,每个节拍执行一次传送(操作),安排一个命令,这些命令按一定次序执行。第53页控制单元中有哪些存放器？它们作用怎样？各与哪些器件有信息传递关系？传递方向怎样？（也就是每个存放器将完成哪些微操作，用RTL语言描述）？每个存放器应受什么控制信号控制？第54页什么是指令周期和节拍这些周期和节拍是怎样定时？说出四条普通指令操作程序并用RTL流程图表示。第55页控制信号怎样产生？解读图7.8组合电路控制器——节拍信号（ITi）与译码器输出（ADD、SUB、CLA、STO等）组合成若干命令控制信号传送。第56页OPR译码器ADDSUBCLASTO···第57页有哪些无操作指令?其执行过程与其它算术指令有何区分?SKIPJAMPBRANCH只有I周期，无E周期第58页叙述移位指令执行过程移位操作——循环操作——另开一周期第59页若将分支指令加入图7.8所表示之组合电路控制器中，应怎样安排?以SKIP指令为例:先观察它与原有指令有何不一样?第60页ADDSKIPI·T0R￩1

R￩1

I·T1OPR￩MBROPR￩MBR

I·T2IC￩IC+1IC￩IC+1I·T3MAR￩MBRMAR￩ICI￩0,E￩1&IT3&≥1

&SKIPICINTOMAADDSUBCLASTOSETERESETIMBINTOMAIT3SETERESETIMBINTOMA&第61页微程序控制器与组合电路控制器区分在哪里？组合电路控制器微程序控制器控制过程节拍信号控制固定微程序安排任意操作命令节拍信号与译码ROM输出组合产生

第62页宏指令——指令——微指令某个运算——操作——微操作指令微指令操作码操作数地址微指令跳转地址微操作命令码第63页解读图7.10第64页操作码000C15，C23C21，C23C25010100C18，C23C8,C15,C23C14,C22,C23C11,C23C19,C260

操作码:010C15，C23C21，C23C2501100125

C18，C2326C8,C15,C2327C14,C22,C2328C12,C23C19,C260第65页在图7.10中增加跳转指令。第66页确定分支指令操作码——060C15（

R￩1）C23（ICR￩ICR+1）C21（OPR￩MBR）C23C25（ICR￩ICR+OPR+1）下一微指令地址2+6+1=99（下一微指令地址，设为50）1100100000000000