事项需求说明书-三

理服务中心IC应用实训设备A.经国家工商行政管理机关注册的企业法人；B.能够提供Xilinx(赛灵思)大学计划授权书。工期和付款方式完工期：合同生效后15日历天内安装调试完毕。交手续，支付合同金额的70%；审计结束后支付审计金额的20%(即：此时共支付总金额的90%)；在一年内(时间以验收合格日期起算)，设备使用正常且无，支付剩余金额的10%。目技术要求和有关说明本项目采购内容为无锡市高技能人才公共实训管理服务中心委托的IC设计及传感技术应用实训设备，具体设备及指标要求如下：第一类教学实验设备Ⅰ集成电路设计与应用平台系统56套10、支持商用串行(SPI)和并行(BPI)Flash存储器与平台Flash11、利用并行Flash可实现多重启动功能根据设计变更来改变管脚。15、可以支持复杂的DSP算法(如前向纠错(FEC)编解码器、滤波器)，用于数字通信与成像应用。16、可以实现91亿次的乘累加(MAC)运算。18种不同的单端与差分I/O标准18、可以支持大多数常见的和新兴的单端与差分信号标准，包括mini-LVDS和19、可编程输入延迟-用于消除holdtimeviolationsGA21、支持DDR存储器22、支持扩展的PCI64/66兼容性和PCI-X100MHz兼容23、支持231Kb的分布式SelectRAM+™存储器24、支持648Kb的嵌入式BlockRAM26、每个CLB2个slice-每个CLB4个LUT/寄存器，还须提供进位逻辑(可以实现数学和逻辑功能)27、宽输入功能-1个CLB中有一个8:1多路复用器28、快速算法功能-单位CLB列有2个先行进位链30、各DCM内的全数字锁相环(DLL)31、每个器件的数字时钟管理器(DCM)多达8个32、可以很灵活地产生5MHz到300MHz的频率控制34、良好的增益控制(1/256时钟周期)，用于时钟数据同步35、精确的生成50/50的占空比AAnEFPGA45、支持CRC校验开发教学案例开发套件，基于Spartan3E系列FPGA芯片，Ⅰ嵌入式系统开发综合开发平台系统21套rPCEⅠ数字信号处理综合开发平台系统21套Byte间sh16、支持10/100/1000M三速率以太网接口，支持MII,GMII,RGMII和SGMII17、支持商用串行(SPI)和并行(BPI)Flash存储器与平台Flash20、可以支持复杂的DSP算法(如前向纠错(FEC)编解码器、滤波器)，用于数字通信与成像应用。21、可以实现91亿次的乘累加(MAC)运算。IO标准和新兴的单端与差分信号标准，包括mini-LVDS和24、可编程输入延迟-用于消除holdtimeviolations26、宽输入功能-1个CLB中有一个8:1多路复用器27、快速算法功能-单位CLB列有2个先行进位链28、各DCM内的全数字锁相环(DLL)29、每个器件的数字时钟管理器(DCM)多达8个控制31、精确的生成50/50的占空比时钟32、支持视频处理系统教学案例开发套件，基于Virtex-5系列FPGA芯片，使33、支持音频处理系统教学案例开发套件，基于Virtex-5系列FPGA芯片，使Ⅰ消费电子综合开发平台系统21套10、支持商用串行(SPI)和并行(BPI)Flash存储器与平台Flash11、利用并行Flash可实现多重启动功能根据设计变更来改变管脚。14、可以支持复杂的DSP算法(如前向纠错(FEC)编解码器、滤波器)，用于数字通信与成像应用。15、可以实现91亿次的乘累加(MAC)运算。18种不同的单端与差分I/O标准17、可以支持大多数常见的和新兴的单端与差分信号标准，包括mini-LVDS和18、可编程输入延迟-用于消除holdtimeviolations20、支持DDR存储器21、支持扩展的PCI64/66兼容性和PCI-X100MHz兼容22、支持231Kb的分布式SelectRAM+™存储器23、支持648Kb的嵌入式BlockRAM25、每个CLB2个slice-每个CLB4个LUT/寄存器，还须提供进位逻辑(可以实现数学和逻辑功能)26、宽输入功能-1个CLB中有一个8:1多路复用器27、快速算法功能-单位CLB列有2个先行进位链29、各DCM内的全数字锁相环(DLL)30、每个器件的数字时钟管理器(DCM)多达8个31、可以很灵活地产生5MHz到300MHz的频率控制33、良好的增益控制(1/256时钟周期)，用于时钟数据同步34、精确的生成50/50的占空比47、支持MP3数字系统教学案例开发套件，基于Spartan3E系列FPGA芯片，Ⅰ传感网络应用开发平台系统21套ISEEDKChipScopeSystemGeneratorPlanAhead具10、支持商用串行(SPI)和并行(BPI)Flash存储器与平台Flash根据设计变更来改变管脚。15、可以支持复杂的DSP算法(如前向纠错(FEC)编解码器、滤波器)，用于数字通信与成像应用。16、可以实现91亿次的乘累加(MAC)运算。18种不同的单端与差分I/O标准18、可以支持大多数常见的和新兴的单端与差分信号标准，包括mini-LVDS和19、可编程输入延迟-用于消除holdtimeviolationsGA21、支持DDR存储器22、支持扩展的PCI64/66兼容性和PCI-X100MHz兼容23、支持231Kb的分布式SelectRAM+™存储器24、支持648Kb的嵌入式BlockRAM26、支持小型机器人教学案例，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope第二类行业展示项目Ⅰ移动游戏平台开发系统2套根据设计变更来改变管脚。M11、支持DDR存储器12、每个CLB2个slice-每个CLB4个LUT/寄存器，还须提供进位逻辑13、快速算法功能-单位CLB列有2个先行进位链14、可以很灵活地产生5MHz到300MHz的频率70度的精确相移控制16、提供设计说明ⅠMP3音频处理系统1套eⅠ人脸识别系统1套间Ph、支持10/100/1000M三速率以太网接口，支持MII,GMII,RGMII和SGMIIⅠSUNSparkT18核处理器系统1套间Ph、支持10/100/1000M三速率以太网接口，支持MII,GMII,RGMII和SGMIITkTⅠ医疗影像处理系统1套间Ph、支持10/100/1000M三速率以太网接口，支持MII,GMII,RGMII和SGMIITⅠCDMA通信系统1套ⅠNetFPGA网络通信系统1套 (1)中标人应为采购人培训两名可以处理常规技术事务的技术人员，并提供系统操作用户手册和技术手册。 (2)中标人应在试运行前，提供操作指南，并对采购人操作人员进行培训，继续培训，在正式运行前使操作人员能达到完全独立操作水准。他相关文件和资料。市政府采购中心进行见证。验收情况作为支付货款的依据。如有质疑，无锡质量技术监督局履行质量监督职能。 (