海思终端芯片ATE技术手册

一、 文档说明： 本文参照业界通用做法，定义了海思终端芯片类COT的推荐ATE测试策略，以及此类芯片在测试程序开发及量产时各版本的的测试规范及测试项目要求。因技术和芯片规格持续发展，各IP的测试规范不断添加和完善。对于成熟IP，程序开发时需要遵守该规范，新IP测试规范建立时可参考对应的测试规范。 二、 文档目的： 支撑终端芯片媒体类产品达成<2000FDPPM的质量目标。三、 使用规范： 1）本文档针对IP的测试项仅进行简单说明，详细说明及指导手册请严格遵守《IP测试规范》及《IP测试CBB》。 2）芯片测试策略必须不松于该规范，如有测试条件的删减，需经过PDT经理/项目经理/PE/PL的联合会签，如有特殊需求，可酌情增加测试条件。3.1程序版本说明 FT/CP定义常温测试（若只有此一道testflow，也定义为FTA;若因向量深度或其他问题导致flow增加的，记为FTB,FTC....）。3.2 ATE量产测试流程 芯片应用特点 芯片用于机顶盒，视频监控，数字电视等产品系列，质量及可靠性要求高；发货量大，成本敏感；工作环境为各国正常生活环境。 测试流程 CP1FT1SLT1温度25C25C25C电压VDDNVDDN/L/H覆盖率低全DVSYNsite数量1~42~8补充说明 CP测试： 低覆盖率（开始为中覆盖，后续根据量产数据进行删减测试项以达到降成本目的），DVS，VDDN，常温测试，1~4site FT测试： 全覆盖，VDDN+VDDH+VDDL，常温测试（高温待验证必要性），GB（根据CHAR结果），2~8sites。量产SLT： 可选项，长期可根据ATE覆盖率更新情况进行抽检或取消。可靠性测试： 建议Bywaferlot进行HTOL/uHAST抽检 3.3测试项目标准 ATE向量规格要求如下：3.4降成本策略 当量产程序稳定后，即可开始量产测试降成本工作，降成本细节请参考《海思COT芯片ATE测试降成本规范》，本文仅针对无线终端芯片进行策略性指导。 启动条件（需同时满足条件1和2，或满足条件3，投入产出比要合算）： 1、

发货总量超过XXK，且最新测试程序版本连续XXlot测试良率波动<Xsigma 2、

FDPPM连续XX月维持低水准(<XXXPPM) 3、

或基于供应策略，ATE主动发起降成本工作

降成本策略： 整体策略：RTP前期以快速质量达标为优先，逐步进行测试降成本。根据AP/BB降成本路标和规划，在项目前期做好低成本设计约束，RTP后做好平台策略，Multi-sites和TTR等规划。2、基于数据分析，删除CP低效测试项。 3、

各TestIP测试项目参考《IP测试规范》之降成本建议 4、Hibench测试降成本参