第四章组合电路

数字电子技术第四章组合逻辑电路

第四章组合逻辑电路4.2组合逻辑电路的设计

4.1组合逻辑电路的分析4.4若干典型的组合逻辑集成电路本章基本内容1.掌握组合逻辑电路的分析方法和设计方法2.学习常用中规模集成模块；如：编码器、译码器、数据分配器、数据选择器、和加法器等；本章重点1.掌握组合逻辑电路的分析2.掌握组合逻辑电路的设计3.掌握编码器、译码器、数据选择器和加法器等中规模组合逻辑模块的逻辑功能及其灵活应用主要要求：

掌握组合逻辑电路和时序逻辑电路的概念。

了解组合逻辑电路的特点与描述方法。

概述根据逻辑功能特点的不同分为组合逻辑电路时序逻辑电路数字电路组合逻辑电路的特点：在任何时刻，电路的输出状态只取决于同一时刻的输入状态，而与电路原来的状态无关。组合电路的描述方法主要有逻辑图、逻辑表达式、真值表、卡诺图等。组合逻辑电路的一般框图结构特点:1、电路由逻辑门构成，输出、输入之间无反馈回路2、不含存储记忆单元，输出与电路原来状态无关输入输出间的逻辑关系可用一组逻辑函数表示L1=f1（A1、A2、…、An）L2=f2（A1、A2、…、An）……Ln=fj（A1、A2、…、An）

主要要求：理解组合逻辑电路分析与设计的基本方法。熟练掌握逻辑功能的逻辑表达式、真值表、卡诺图和逻辑图表示法及其相互转换。4.1、4.2组合逻辑电路的分析方法和设计方法

根据给定逻辑电路，找出输出输入间的逻辑关系，从而找出给定电路的逻辑功能。1、从电路的输入到输出逐级写出逻辑函数式2、化简逻辑函数式，使逻辑关系明了3、把逻辑函数式转换为真值表的形式（当然比较简单的函数式这一步可以省略）4、根据真值表或逻辑表达式，经分析最后确定其功能。

4.1组合逻辑电路分析一.组合逻辑电路分析二.组合逻辑电路的分析步骤：三、组合逻辑电路的分析举例

例1分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2.列写真值表。10010110111011101001110010100000CBA001111003.确定逻辑功能：解：输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有奇校验功能。如要实现偶校验，电路应做何改变？1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤

一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。4.2组合逻辑电路的设计例1某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1、逻辑抽象。输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。根据题意列出真值表输入输出I0I1I2L0L1L20000001××10001×010001001(2)写出各输出逻辑表达式。输入变量之间是与的关系。对于输入或输出变量，凡取1值的用原变量表示，取0值的用反变量表示。输入输出I0I1I2L0L1L20000001××10001×010001001L0=I0

输入输出I0I1I2L0L1L20000001××10001×010001001真值表L0=I0

3、根据要求将上式变换为与非形式

4、根据输出逻辑表达式画出逻辑图。例2：设计一个三人表决电路，结果按“少数服从多数”的原则决定。000001010011100101110111ABC00010111

L三人表决电路真值表解(1)：设置输入变量和输出变量。(2)列真值表输入变量A、B、C：

同意为逻辑“1”，不同意为逻辑“0”。

输出变量L：通过为逻辑“1”，没通过为逻辑“0”。得最简与—或表达式：（4）画出逻辑图:（5）如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：画出逻辑图。

（3）用卡诺图化简。ABC0000111110

A

B

C11110000有A、B、C三名裁判，其中A为主裁判，B、C为副裁判。裁判用0表示不合格，用1表示合格。当主裁判和一名或者一名以上副裁判认为运动员的动作合格时，输出为1；否则输出为0。要求用2输入与非门实现此电路。4.4若干典型的组合逻辑集成电路4.4.1编码器4.4.2译码器4.4.3数据选择器4.4.5算术运算电路主要要求：

理解编码的概念。

理解常用编码器的类型、逻辑功能和使用方法。4.4.1编码器

一、编码器(Encoder)的概念与分类编码：用二进制代码表示特定含义的信息称为编码。编码器：具有编码功能的逻辑电路。4.4.1编码器编码器(即Encoder)

被编信号二进制代码编码器能将每一个编码输入信号变换为不同的二进制的代码输出。如8线-3线编码器：将8个输入的信号分别编成8个3位二进制数码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出;编码器的逻辑功能：一、编码器(Encoder)的概念与分类如4线-2线编码器：将输入的4个信号分别编成4个2位二进制数码输出；一、编码器(Encoder)的概念与分类编码器二进制编码器二-十进制编码器

优先编码器

优先编码器

优先编码器的提出：

实际应用中，经常有两个或更多输入编码信号同时有效。

识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。（1）列出功能表输

入输

出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）优先编码器(4─2线优先编码器)（设计）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3~输入为编码信号I3

I0输出为Y1Y0十个按键编码输入输出代码控制使能标志（1）逻辑图3、键盘输入8421BCD码编码器（二—十进制编码器）10线

–4线编码器将0～9十个十进制数转换为二进制代码的电路。

（2）功能表

输

入输

出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

该编码器为输入低电平有效上述优先编码器(4─2线优先编码器)电路存在1个问题：当电路所有的输入信号全为0时,输出Y1Y0为00而当输入I0信号为1时,输出Y1Y0也为00,即输入条件不同而输出代码相同.8-3线优先编码器CD4532的示意框图、引脚图三、集成电路编码器8个信号输入端0～71个使能输入端EI1个编码器工作状态标志3个编码输出端Y2～Y01个输出使能标志

优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHLEI=0，编码器不工作,无论8个输入端状态如何,3个输出为0,GS=0，EO=0。

优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHLEI=1，编码器工作，输入0~7分别有高电平输入时，Y2Y1Y0为0~7的编码输出，GS=1，EO=0。

优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL为什么要设计GS输出信号？GS的功能:当EI为1,且至少有一个输入端为高电平时,GS输出就为1,表明编码器处于工作状态,否则GS=0,因此,可以区分当电路所有输入端均无高电平输入,或者只有输入端I0有高电平时,Y2Y1Y0均为000的情况

优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL为什么要设计EO输出信号？当EI=1，且所有输入端都为0时，EO=1，它可与另一片相同器件的EI连接，以便组成更多输入端的优先编码器。主要要求：

理解译码的概念。

掌握二进制译码器74HC138的逻辑功能和使用方法。4.4.2译码器理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。译码器的分类：

译码：译码是编码的逆过程。在编码时，每一种二进制代码，都表示具有特定含义的信息。把代码状态的特定含义“翻译”出来的过程叫做译码，或者说，译码器是可以将输入二进制代码的状态翻译成输出信号（高、低电平），以表示其原来含义的电路。1、译码器的定义与功能译码器：具有译码功能的逻辑电路称为译码器。二进制译码器二—十进制译码器显示译码器4.4.2译码器/数据分配器二进制译码器的结构n个输入端M=2n个输出端译码输入：n位二进制代码译码输出：M位高低电平信号二进制译码器输入输出满足：

M=2n如：2线-4线译码器集成译码器741382位二进制译码器100011010001001010000100Y3Y2Y1Y0A0A1译码输出译码输入011111101101110110111000Y3Y2Y1Y0A0A1译码输出译码输入译码输入：2位二进制代码译码输出：4位高低电平信号一位为1，其余为0；或一位为0，其余为1。如2位二进制译码器2线-4线译码器01111101011010110110011100001111××1Y3Y2Y1Y0A0A1E输出输

入功能表(a)74HC139集成译码器（双2线-4线译码器）

(1.)集成二进制译码器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输入功能表2、集成电路译码器逻辑符号说明逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“—”号说明该输入或输出是低电平有效。当输入或输出为低电平有效时，符号框外部逻辑变量E、Y0~Y7的逻辑状态与符号框内相应的E、Y0~Y7的逻辑状态相反。3线-8线译码器（74HC138集成译码器）逻辑图A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A0~A2:译码输入，二进制编码Y0~Y7依次对应8个输出。E1、E2和E3：使能输入端。只有当E1=E2=0且E3=1，译码。否则，禁止译码，输出全为1。Y0~Y7：八个输出端，低电平有效；译码状态下，相应输出端为0；禁止译码状态下，输出均为1。LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A074HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A0~3线–8线译码器的八个输出Y0~Y7含三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。1、用译码器实现逻辑函数...当E3=1，E2=E1=0时译码器的应用A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1用74HC138和门电路实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。译码器的应用(2.)集成二–十进制译码器（8421BCD译码器）：74HC42A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A3Y8Y9功能：将输入的8421BCD的10个代码译成为10个高、低电平输出信号。

功能表集成二–十进制译码器——7442BCD代码显示译码器数码显示器

(3.)显示译码器

七段显示器数字设备中用得较多的为七段显示器。它们由七段可发光的字段组合而成。常用的有半导体发光二极管构成的显示器和液晶显示器等。

abcdefgDPagfCOMbcedDPabcdefgDP发光字段，由管脚a~g电平控制是否发光。小数点，需要时才点亮。显示的数字形式共阳接法

共阴接法

半导体数码显示器内部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流电阻

a~g和DP为低电平时才能点亮相应发光段。

a~g和DP为高电平时才能点亮相应发光段。

RR共阳极共阴极半导体发光二极管构成的七段显示器有两种：共阴极和共阳极。思考题1：共阴极七段显示器如果要显示数字3，

a、b、c、d、e、f、g

应该分别为什么电平？答：a、b、c、d、e、f、g为H、H、H、H、L、L、

H

七段显示译码器将8421BCD代码译成数码管所需的驱动信号。七段显示译码器ABCDbcdefga8421BCD代码显示译码器输入：8421BCD代码输出：译码结果驱动相应的七段数码管显示正确的数字abcdefgagfCOMbcedabcdefg共阴结构abcdefg111与“1”电平驱动(输出高电平有效）的显示译码器配合使用；共阳结构000abcdefgVCC与“0”电平驱动（输出低电平

有效）的显示译码器配合使用。fadge09

abcdefg0123456789bc011000011011011111110

11110010110011

1110

0111111111七段数码显示器显示数字的情况：

101

1011

001

11

11

1

110000共阴数码管集成显示译码器74HC4511（BCD七段显示译码器）1234567816151413121110974HC4511输出：接数码显示器输入输入（1）外引线排列图控制端（2）逻辑符号74HC4511LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形输出输入十进制或功能D3D2D1D0BLLECMOS七段显示译码器74HC4511功能表**××××HHH锁存熄灭LLLLLLL××××HL×灭灯HHHHHHH××××L××灯测试熄灭LLLLLLLHHHHHHL15熄灭LLLLLLLLHHHHHL14熄灭LLLLLLLHLHHHHL13熄灭LLLLLLLLLHHHHL12熄灭LLLLLLLHHLHHHL11熄灭LLLLLLLLHLHHHL10LTgfedcba字形输出输入十进制或功能BLLED3D2D1D0CMOS七段显示译码器74HC4511功能表(续)74HC4511（3）功能说明：①输入D3D2D1D0为8421BCD码；②输出a

~

g，高电平有效，③辅助控制功能：灯测试输入不管其他输入为何值，用于检测数码管各段是否正常。灭灯输入用于将无效的零熄灭。不管其他输入为何值，输出a

~

g均为1，锁存使能输入锁存器不工作，译码器的输出随输入码的变化而变化；当LE由0跳变为1时，输入码被锁存，输出只取决于锁存器的内容，不再随输入的变化而变化。应与共阴数码管配套使用；输出a

~

g均为0，例由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。显示译码器输出级的电路结构形式要与所选用的显示器相匹配，否则不仅不能正常工作，甚至会导致器件损坏。（4）注意问题：主要要求：理解数据选择器的作用。理解常用数据选择器的逻辑功能及其使用。掌握用数据选择器实现组合逻辑电路的方法。4.4.3数据选择器4.4.3数据选择器1、数据选择器的定义与功能数据选择器：根据地址码的要求，从多路输入信号中选择其中一路输出的电路.D0YD1D2D34

选

1

数据选择器工作示意图A1A0多路输入一路输出地址码输入10Y=D1D1常用2选1、4选1、8选1和16选1等数据选择器。

74HC151ES2S1S0D0D7D6D5D4D3D2D1EYY74HC151的逻辑功能示意图

8路数据输入端地址信号输入端互补输出端使能端，低电平有效八选1数据选择器74HC1512、集成电路数据选择器74HC151ES2S1S0D0D7D6D5D4D3D2D1EYY74HC151逻辑功能示意图

E

=1时禁止数据选择器工作

E

=0时，数据选择器工作。选择哪一路信号输出由地址码决定。8选1数据选择器74HC151真值表

D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYS0S1S2E输出输入因为若S2S1S0=000，则因为若S2S1S0=010，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYS0S1S2E输出输入74HC151输出函数表达式1000000000100000Y=S2S1S0D0+S2S1S0D1+

S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+

S2S1S0D6+S2S1S0D7Y=S2S1S0D0+S2S1S0D1+

S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+

S2S1S0D6+S2S1S0D7=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D7当E=1时，Y=0当E=0时74LS1531STA1A01D01D31D21D11ST1Y2Y双4选1数据选择器74LS153逻辑功能示意图2D02D32D22D12ST2ST两个数据选择器的公共地址输入端。数据选择器1的输出数据选择器1的数据输入、使能输入。数据选择器2的数据输入、使能输入。数据选择器2的输出内含两个相同的

4选1数据选择器。双四选一数据选择器74LS153将两片74HC151连接成一个16选1的数据选择器16选1数据选择器：数据输入端：16路通道地址码：4位。①数据选择器的扩展如果D=0，则（1）片工作，根据C~A，从D0~D7中选择一路输出如果D=1，则（2）片工作，根据C~A，从D8~D15中选择一路输出3、数据选择器74HC151的应用②数据选择器实现组合逻辑函数例试用8选1数据选择器74LS151产生逻辑函数

解:(1)写出逻辑函数的最小项表达式(2)写出数据选择器的输出表达式Y=S2S1S0D0+S2S1S0D1+S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+S2S1S0D6+S2S1S0D7比较Y与L，当

D3=D5=D6=D7=1D0=D1=D2=D4=0时，Y=L(3)比较L和Y两式中最小项的对应关系令Y=S2S1S0D0+S2S1S0D1+S2S1S0D2+S2S1S0D3+

S2S1S0D4+S2S1S0D5+S2S1S0D6+S2S1S0D7D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10主要要求：

理解加法器的逻辑功能及应用。4.4.5加法器4.4.5算术运算电路

在两个1位二进制数相加时，不考虑低位来的进位的相加--半加在两个二进制数相加时，考虑低位进位的相加---全加加法器分为半加器和全加器两种。半加器全加器1、半加器和全加器两个4位二进制数相加:（1）1位半加器（HalfAdder）

不考虑低位进位，将两个1位二进制数A、B相加的器件。

半加器的真值表逻辑表达式1000C011110101000SBA

半加器的真值表BABAS+=C=AB

逻辑图（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能进行加数、被加数和邻近低位来的进位信号相加，并根据求和结果给出该位的进位信号。Ci-1表示低位向本