第3章 组合电路设计

第3章组合逻辑电路3.1逻辑门电路3.2组合逻辑电路的分析3.3组合逻辑电路的设计3.4常用MSI组合逻辑器件及应用3.5组合逻辑电路中的竞争与冒险3.1.1基本门电路1、与门 实现与逻辑的单元电路称为与门，其逻辑符号如图所示，其中图(a)为我国常用的传统符号，图(b)为国外流行的符号，图(c)为国标符号(见附录一)。右图所示是一个2输入的二极管与门电路。图中输入端A、B的电位可以取两种值：高电位+3V或低电位0V。设二极管为理想开关，并规定高电位为逻辑1，低电位为逻辑0，那么实现了F=A·B的功能。与门的逻辑符号二极管与门2、或门实现或逻辑的单元电路称为或门，其逻辑符号如图所示，其中图(a)为我国常用的传统符号，图(b)为国外流行的符号，图(c)为国标符号(见附录一)。右图是一个2输入的二极管或门电路。图中输入端A、B的电位可以取两种值：高电位+3V或低电位0V。

设二极管为理想开关，并规定高电位为逻辑1，低电位为逻辑0，则实现了F=A+B的功能。或门的逻辑符号二极管或门3、非门电路实现了F=的功能三极管非非门逻辑符号3.1.2复合逻辑1.与非(NAND)、或非(NOR)、与或非(NANDOR)逻辑运算

与非逻辑运算是与运算和非运算的组合，即或非逻辑运算是或运算和非运算的组合，即与或非逻辑运算是与、或、非三种运算的组合，即与非门、或非门和与或非门的逻辑符号

(a)与非门；(b)或非门；(c)与或非门

2.异或(XOR)和同或(NXOR)逻辑运算

异或逻辑的含义是：当两个输入变量相异时，输出为1；相同时输出为0。是异或运算的符号。异或运算也称模2加运算。异或逻辑的真值表如表所示，其逻辑表达式为ABF000110110110表异或逻辑真值表异或门和同或门的逻辑符号(a)异或门；(b)同或门同或逻辑与异或逻辑相反，它表示当两个输入变量相同时输出为1；相异时输出为0。⊙是同或运算的符号。同或逻辑的真值表如表所示，其逻辑表达式为ABF000110111001同或逻辑真值表由定义和真值表可见，异或逻辑与同或逻辑互为反函数，即不仅如此，它们还互为对偶式。如果，G=A⊙B，不难证明F′=G,G′=F。因此可以将“”作为“⊙”的对偶符号，反之亦然。由以上分析可以看出，两变量的异或函数和同或函数既互补又对偶，这是一对特殊函数。常用异或和同或运算公式此外，(A的个数为偶数)(A的个数为奇数)对于一个代数系统，若仅用它所定义的一组运算符号就能解决所有的运算问题，则称这一组符号是一个完备的集合，简称完备集。在逻辑代数中，与、或、非是三种最基本的运算，n变量的所有逻辑函数都可以用n个变量及一组逻辑运算符“·、+、-”来构成，因此称“·、+、-”运算符是一组完备集。3.1.3逻辑运算符的完备性但是“与、或、非”并不是最好的完备集，因为它实现一个函数要使用三种不同规格的逻辑门。实际上从反演律可以看出，有了“与”和“非”可得出“或”，有了“或”和“非”可得出“与”，因此“与非”、“或非”、“与或非”运算中的任何一种都能单独实现“与、或、非”运算，这三种复合运算每种都是完备集，而且实现函数只需要一种规格的逻辑门，这就给设计工作带来许多方便。例如，任何一个逻辑函数式都可以通过逻辑变换写成以下五种形式：与或式或与式与非与非式或非或非式与或非式逻辑函数的五种形式3.1.4用“与非门“实现逻辑函数步骤：1、求函数的最简“与-或”式

2、两次求反，得“与非-与非”式

3、画出逻辑电路图3.1.5用“或非门“实现逻辑函数步骤：1、求函数的最简“或-与”式

2、两次求反，得“或非-或非”式

3、画出逻辑电路图3.1.6用“与或非门“实现逻辑函数步骤：1、求反函数的最简“与-或”式

2、求反，得“与-或-非”式

3、画出逻辑电路图试化简逻辑函数

为最简或与式，并用与或非门实现电路。解：

①画出F的卡诺图如图(a)所示。是约束条件，在卡诺图中相应的位置填×。②圈0求得F

的最简与或式。③将函数F变换为最简与或非式。④画出逻辑电路，如图3-27(b)所示。3.1.6用“异或门“实现逻辑函数例、实现电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。每一个输出变量是全部或部分输入变量的函数：组合逻辑电路的特点组合逻辑电路…………X1

x2xNZ1Z2ZMZ1=f1（X1、X2、…、XN）Z2=f2（X1、X2、…、XN）

……ZM=fj（X1、X2、…、XN）

3.2组合逻辑分析组合逻辑电路分析：已知组合逻辑电路图，找出逻辑电路图输入与输出的关系，确定在什么样的输入取值下对应输出为1，即写出真值表，确定组合逻辑电路的逻辑功能组合逻辑分析

组合逻辑电路的分析方法：逐级电平推导法——适合简单电路列写逻辑表达法列写真值表法例：组合电路如图所示，分析该电路的逻辑功能。解：（1）采用逐级电平推导法分析可用同或门替代真值表若F＝1，①则X1＝0或X2＝0；②或X1＝0，X2＝0X1＝0，则A＝B＝1X2＝0，则A＝B＝0若F＝1，则必须：A＝B＝1或A＝B＝0ABABFX1X2功能？分析目的？原变量反变量例：组合电路如图所示，分析该电路的逻辑功能。解：（1）采用列写逻辑表达法进行分析ABF2F1多输出端电路由逻辑图逐级写出逻辑表达式结论:该电路是一位二进制数比较器ABF1F20000010110101100A>B时,F1F2=10A<B时,F1F2=01A=B时,F1F2=00BABBAABF1=ABF2=AB写出真值表分析逻辑功能例：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式为了写表达式方便，借助中间变量P。P（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：

真值表 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。例：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。A+BB+CA+BA+C(A+B)(B+C)(A+B)+(A+C)ABBCABACF因此该电路为少数服从多数电路，称表决电路。解：①逻辑表达式②真值表ABCF00000010010001111000101111011111真值表③判断多数输入变量为1，输出F为1；多数输入变量为0，输出F为0例：试分析图所示逻辑电路。例：试分析下图所示逻辑电路解：①写出逻辑表达式②真值表自然二进制码格雷码B3B2B1B0G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000②真值表①表达式自然二进制码至格雷码的转换电路。③分析功能分析图所示电路的逻辑功能，请使用尽量少的门电路重新实现它。课堂练习解第一步：写出函数表达式。答案第二步：列真值表。第三步：功能描述。由真值表可看出，这就是一个二变量的异或电路。第四步：改进设计。由重新化简看出，原电路设计不合理，应改进，用一个异或门即可。真值表ABCABCABCABCBCF0000010100111001011101110000001000100000010000000100000001100110化简后重新设计逻辑图课后练习习题三P963.13.23.33.3组合逻辑电路的设计

工程上的最佳设计，通常需要用多个指标去衡量，主要考虑的问题有以下几个方面：①所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单。这样的电路称“最小化”电路。②满足速度要求，应使级数尽量少，以减少门电路的延迟。③功耗小，工作稳定可靠。上述“最佳化”是从满足工程实际需要提出的。显然，“最小化”电路不一定是“最佳化”电路，必须从经济指标和速度、功耗等多个指标综合考虑，才能设计出最佳电路组合逻辑电路的设计一般可按以下步骤进行：①逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻辑抽象，首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。②选择器件类型。根据命题的要求和器件的功能及其资源情况决定采用哪种器件③根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。当采用SSI集成门设计时，为了获得最简单的设计结果，应将逻辑函数表达式化简，并变换为与门电路相对应的最简式。④根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。半加器可以运算1+1=01+0=10+1=10+0=0半加器不考虑低位来的进位，即Ci=0【例】设计一个一位半加器1、列真值表半加器真值表Ai

BiCi+1

Si00011011000101102、选择器件类型选用异或门和与门3、写出函数表达式4、画出逻辑电路图一位半加器符号【例】设计一个一位全加器1、列真值表由真值表可见，当三个输入变量Ai、Bi、Ci中有一个为1或三个同时为1时，输出Si=1，而当三个变量中有两个或两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci三个一位二进制数的加法运算功能，这种电路称为一位全加器。其中，Ai、Bi分别为两个一位二进制数相加的被加数、加数，Ci为低位向本位的进位，Si为本位和，Ci+1是本位向高位的进位AiBi

CiCi+1Si00000101001110010111011100010110011010113、写出函数表达式2、选择器件类型选用异或门和与或非门(a)一位全加器；(b)一位全加器符号4、画出逻辑电路图讨论如何用半加器实现全加器

【例】设计一个一位全减器。

①列真值表。全减器有三个输入变量：被减数An、减数Bn、低位向本位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借位Cn+1，其框图如图3-5(a)所示。表3-3全减器真值表AnBn

CnCn+1

Dn0000010100111001011101110011111001000011图3-5全减器框图及K图

(a)框图;(b)Cn+1；(c)Dn

②选器件。选用非门、异或门、与或非门三种器件。③写逻辑函数式。首先画出Cn+1和Dn的K图如图3-5(b)、(c)所示，然后根据选用的三种器件将Cn+1、Dn分别化简为相应的函数式。由于该电路有两个输出函数，因此化简时应从整体出发，尽量利用公共项使整个电路门数最少，而不是将每个输出函数化为最简当用与或非门实现电路时，利用圈0方法求出相应的与或非式为当用异或门实现电路时，写出相应的函数式为其中为Dn和Cn+1的公共项。④画出逻辑电路。图3–6全减器逻辑图

【例】用门电路设计一个将8321BCD码转换为余3码的变换电路。解：

①分析题意，列真值表。该电路输入为8321BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如图3-7(a)所示。根据两种BCD码的编码关系，列出真值表，如表3-5所示。由于8321BCD码不会出现1010~1111这六种状态，因此把它视为无关项。②选择器件，写出输出函数表达式。题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。该电路的化简过程如图3-7(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为图3–7例3-3框图及K图③画逻辑电路。该电路采用了三种门电路，速度较快，逻辑图如图3-8所示。表3–5例3-3真值表ABCDE3E2E1E000000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100××××××××××××××××××××××××图3–88321BCD码转换为余3码的电路附录--集成门电路的外特性

1按集成电路内部的器件分为二类①双极型晶体管构成的集成电路，如TTL集成门电路；②场效应管(MOS_NMOS,PMOS,CMOS)构成的集成电路，如CMOS集成门电路。

场效应管集成电路与双极型晶体管集成电路相比各有特点。集成逻辑电路的分类场效应管集成电路与双极型晶体管集成电路各有特点。TTL集成电路特点：工作速度高、驱动能力强、但功耗大、集成度低。CMOS集成电路特点：集成度高、功耗低、工作速度慢、较好的温度性、抗辐射性和较低的噪声。

2按集成电路集成度可分为四类集成逻辑电路的分类TTL系列SSIC74系列——1~12门MSIC74系列——12~99门LSIC74系列——100~9999门VLSI74系列——大于9999门CMOS系列SSIC元器件100以下MSIC元器件100～1000之间LSIC元器件1000～10000之间VLSI元器件10000以上①小规模集成电路SSIC器件（门电路或触发器）；②中规模集成电路MSIC逻辑构建（数据选择器、数据分配器、编码器和译码器等）；③大规模集成电路LSIC（数字子系统或数字系统）

；④超大规模集成电路VLSI（数字子系统或数字系统）；⑤甚大规模集成电路ULSI（数字系统）。集成门电路的主要外特性：①标称逻辑电平U(1)和U(0)②开门电平（Uon

或UOH)与关门电平(Uoff或UOL)③输入高电平电流（IIH)与输入低电平电流(IIL)④输出高电平电流（IOH)与输出低电平电流(IOL)⑤扇入系数（Nr）⑥扇出系数（NC）⑦平均传输延迟时间（ty)⑧空载功耗⑨标准小规模集成门的封装和管脚①标称逻辑电平在集成门电路中表示逻辑值1和0的理想电平值，称为标称逻辑电平，记U(1)、U(0)。目前常使用的集成门电路主要有两种：TTL和CMOS集成门电路。74LS和74HCT系列U(0)=0V（GND）,U(1)=5V(VCC)输入电平Ui

，输出电平Uo表1.8UiHmin

，UiLmax，UOLmmax，UOHmin

在逻辑电路中，高电平和低电平都不可能是标称逻辑电平，而是在偏离标称逻辑电平的一个范围内。②开门电平（UON或UOH)与关门电平(UOFF或UOL)高电平低电平例如：74LS（为低功耗肖特基）系列集成门电路的输入输出电平示意图。543210.8v2.0v输入电平高电平低电平54321输出电平2.7v0.5v典型3.5vGNDGND典型0.1v开门电平（UON)指输入电平的最小高电平关门电平(UOFF)指输入电平的最大低电平UonUoff噪声区

噪音区：若电平稳定于噪音区称为逻辑模糊，这在逻辑电路中不允许。0V逻辑器件的逻辑电平低电平噪声容限UNL＝UOFF-UOLmax＝0.8V-0.5V＝0.3V高电平噪声容限UNH＝UOHmin-UON＝2.7V-2.0V＝0.7V 噪声容限：输入信号在输出信号基础上，允许一定的容差，称为噪声容限。低电平高电平54321输出电平2.7v0.5v典型3.5v典型0.1vGND低电平高电平543210.8v2.0v输入电平GNDUon噪声区Uoff③输入高电平电流（IIH)与输入低电平电流(IIL或Iis)④输出高电平电流（IOH)与输出低电平电流(IOL)表1.8TTL与CMOS集成门电路的部分特性参数

⑤扇入系数（Nr）门电路输入端所容许的同类门电路的输入端数目，称为扇入系数。一般扇入系数为1～5，最多不超过8个。 使用中如果Nr

不够可通过增加级数或使用扩展器等方法解决。多余的输入端？多余输入端的处理应以不改变电路逻辑关系及稳定可靠为原则。通常采用下列方法。

不改变电路逻辑关系及稳定可靠为原则。通常采用下列方法。TTL输入端子悬空，相当于1，但实际不采用。对于与门及与非门，多余输入端应接高电平，比如直接接电源正端，或通过一个上拉电阻（1～3kW）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。仅有扇入少的门，但需要多输入的情况下怎么办？

⑤扇入系数（Nr）不改变电路逻辑关系及稳定可靠为原则。通常采用下列方法。TTL输入端子悬空，相当于1，但实际不采用。CMOS门电路决不能悬空。对于或门及或非门多余输入端应接低电平，比如直接接地，也可以与有用的输入端并联使用。⑥扇出系数（NC）一个门电路的输出端所能连接的同类门电路的下一级门电路的输入端的个数，称为扇出系数，或称负载能力。⑥扇出系数（NC）TTL一般门电路的扇出系数为8，驱动门（功率门）的扇出系数可达25。CMOS门扇出系数更大一些，一般可达40～50。如果门电路所带的负载个数多于NC

，则输出低电平升高，输出高电平降低，输出特性变差。升高和降低就可能超过噪声容限区，使输出电平成为逻辑模糊电平信号。

⑦平均传输延迟时间 以与非门为例平均传输延迟时间是反映门电路工作速度的一个重要参数。定义：t1为前沿延迟；

t2为后沿延迟；则它们的平均值称为平均传输延迟时间简称平均时延。47LS00芯片6～7ns⑧空载功耗门电路输出端空载时的功耗为空载功耗。Pon空载导通损耗，Poff空载截止损耗。空载平均功耗为空载功耗与工作频率有关,频率越高空载功耗越大。CMOS集成电路的功耗、噪声容限、扇出系数等参数优于TTL。集成电路的集成度与功耗密切相关，功耗大的器件集成度不能太高，否则器件无法散热而容易烧坏。集成门电路的外特性⑨标准小规模集成门的封装和引脚集成门电路的外特性封装:所谓封装其实指的就是安装半导体集成电路芯片用的外壳。封装作用①这个外壳不仅起着安放、固定、密封、保护芯片等作用；②而且还是沟通芯片内部世界与外部电路的桥梁。芯片上的连接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板（印刷电路板）上的插座或导线与其它器件建立连接。⑨标准小规模集成门的封装和引脚集成门电路的外特性小规模集成电路常用的封装类型陶瓷扁平塑封扁平陶瓷双列直插塑料双列直插小规模集成门的封装大多采用塑料双列直插式封装FlatPackDIP引脚间距2.54m