数字电路与逻辑设计第04章：译码器

4.2.2译码器

译码：编码的逆过程，将二进制代码或BCD码译成控制电平。常用的有：

2-4线译码器

3-8线译码器

4-16线译码器(a)简化符号2－4线译码器：

11011000001EN使能输入1110111011010111001111Ø

ØY0

Y1

Y2

Y3A1

A0

输出输入功能表2－4线译码器的逻辑表达式；器件不工作

；器件工作EN=1，Yi=1(i=0,1,2,3)EN=0，Yi=mi(i=0,1,2,3)图4.2.674139的简化逻辑符号双2－4线译码器74139：图4.2.7(a)简化符号使能端地址输入端译码输出端(2)3－8线译码器E1=1和E2A+E2B=0同时满足，器件才正常工作。表4.2.53－8线译码器74138的功能表111110111011011111101110101010101010100Ø

Ø1E1

E2A+E2B使能输入11110111100111011110111101111101010111111001111111101110111111100011111111ØØØ11111111Ø

Ø

ØY0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

A2

A1

A0

输出输入3－8线译码器74138的逻辑表达式：；器件不工作

；器件工作E1=1和E2A+E2B=0同时满足，Yi=mi(i=0,1…,7)E1=1和E2A+E2B=0不同时满足，Yi=1(i=0,1…,7)（3）使能端的使用：利用使能端不仅可以控制译码器是否工作，且可以作为逻辑扩展和功能扩展之用。图4.2.8(a)74139的扩展

两个2-4线译码器扩展为3-8线译码器：

（74139的扩展）工作禁止禁止工作A2

A1

A00φφ1φφ0110ⅠⅡ两片芯片的工作状态：表4.2.62－4线译码器扩展为3－8线译码器的真值表

11111110

10111

Y0

Y1

Y2

Y3

Y4

Y5Y6Y7

A2

A1

A0101010010101011EN2EN

使能输入111110111011111011110011101111011111111011101101111101010111111001

011111110001Y01Y11Y21Y32Y02Y12Y22Y3

A2

A1

A0

输出

输入（4）用译码器实现函数：

变量译码器是一种完全的最小项译码器，每个译码器输出端为。因此一个函数就可用一个译码器加一个与非门实现。用译码器设计函数注意事项：1）使能端必须全部使能。2）注意A、B、C接地址端的顺序。

接法不同，则最小项不同。解：F(A,B,C)=AB+AC=m4+m6+m7

=m4+m6+m7

=m4

·

m6

·

m7

例1用74138实现函数。图4.2.10(a)F(C,B,A)=AB+AC

=m1+m3+m7

=m1+m3+m7

另外一种求解方法：图4.2.10(b)用74138设计一个多输出组合网络，它的输入为A、B、C三个变量，输出为下面三个函数：F3=A+B+CF2=A+CF1=AC+BC

例2用74138设计一个多输出组合网络。=m0+m2+m4+m5+m6+m7=m1+m3

=m1

·

m3

F3(A,B,C)=A+B+C=A

BC=m0=Y0=Y1

·

Y3

解：F1(A,B,C)=AC+BC=m1+m5+m7=m1

·

m5

·

m7

F2(A,B,C)=A+C=m0+m2+m4+m5+m6+m7=Y1

·

Y5

·

Y7

图4.2.11补充：试用74138设计一个一位全加器。A

BCICO

S00000001010100101110100011011011010111111位全加器真值表2.二—十进制译码器

8421BCD码译码器7442

余3BCD码译码器7443

余3格雷BCD码译码器74441111111011011111111011110101111101111101001110111111001111111101110110111111110110001101111111001010111111110001

01111111110000

Y0

Y1

Y2

Y3

Y4

Y5

Y6Y7

Y8Y9

A3

A2

A1

A0

111111111111101111111111110111111111111100111111111111111111111111101111111111111010111111111010017442的功能表：图4.2.12(c)地址输入端输出端7442简化符号：数字显示译码器BCD码3.数字显示译码器七段数码管(1)七段数码管半导体数码管

液晶数码管共阳极共阴极下面以半导体数码管C-391E为例介绍。(a)外形图(b)等效电路图4.2.13半导体数码管C－391E共阴极：所有二极管的负极接在一起。共阳极：所有二极管的阳极接在一起。七段数码管的7个线段和小数点都是一个发光二极管。(2)BCD-七段显示译码器常用有：7447：有效输出电平为低电平，

需与共阳极结构的数码管相连。7448：有效输出电平为高电平，

需与共阴极结构的数码管相连。介绍7448。8421BCD输入端七段输出端灯光测试输入端串行灭零输入端熄灭输入/串行灭零输出端7448简化符号：图4.2.150～15十六个字符显示表4.2.87448功能表111000010111

Ø1

7111111111000

Ø1811100110011111101101101100111111001110110101100001111110

Ya

Yb

Yc

Yd

Ye

Yf

Yg

输出11111111

LT

Ø

Ø

Ø

Ø

Ø

Ø

Ø1

RBI11111111

BI/RBO10010110010101000011001000010000

A3

A2

A1

A0

输入

译码显示

说明54369210

十进制数或功能续表

测试11111111

ØØØØ

Ø0

LT=0

灭零00000000000001

RBI=00000000000000000011111001011010001100110010001101

Ya

Yb

Yc

Yd

Ye

Yf

Yg

输出

Ø111111

LT

Ø

Ø

Ø

Ø

Ø

Ø

Ø

RBI0111111

BI/RBO

ØØØØ111111101101110010111010

A3

A2

A1

A0

输入

熄灭

译码显

示

说明151413

BI=0121110

十进制数或功能图4.2.17用7448驱动BS201A的连接方法1KΩ×7

灭零输入端与灭零输出端配合使

用，即可实现多位数码显示系统的灭零控制。图4.2.18

有灭零控制的8位数码显示系统4.2.3数据选择器

把多条信道上的信息按需要选择一个送入公共数据线。又称多路开关（Multiplexers,MUX）。

ABD0D1D2D3图4.2.19数据选择器示意图

图4.2.20（C）四选一MUX的简化符号1)四选一数据选择器（四选一MUX）:使能端地址

输入端数据输入端输出端表4.2.9四选一MUX的功能表00001

EN

使能输入

D311

D210

D101

D0000ØØ

Y

A1

A0

输出

输入EＮ=0时，器件工作，算出输入的一组二进制代码对应的十进制数，以此数作为下标的D端被选中。四选一MUX的卡诺图：D2D00D10D311A1A0四选一MUX的逻辑表达式：图4.2.2174153的简化逻辑符号双四选一数据选择器74153：图4.2.22(b)八选一MUX74151的简化符号使能端地址输入端数据输入端输出端2.八选一数据选择器74151

八选一MUX的功能表00001EN

使能输入D3011D2010D1001D00000ØØØYA2A1A0

输出

输入0000D7111D6110D5101D4100八选一MUX的卡诺图:D6D7D5D41D2D3D1D0010110100A2A1A0八选一MUX的逻辑表达式:3.数据选择器的扩展利用使能端可实现扩展。

四选一扩展为八选一MUX

八选一扩展为三十二选一MUX（不讲）四选一扩展为八选一MUX：A2

A1A0

0Ø

Ø

1Ø

Ø

4.数据选择器的应用

类似最小项之和的形式，可以方便地实现函数，得到特定功能的组合逻辑电路。例1：用74151设计函数：比较两卡诺图，连接如下：D6D7D5D41D2D3D1D0010110100A2A1A0Y110110000010110100ABCF010010110010110100CBAD6D7D5D41D2D3D1D0010110100A2A1A0YF解法二：比较两卡诺图，连接如下：例2：用一片74153设计一个一位全加器。解：1/274153和一位全加器的卡诺图分别如下111010100010110100AiBiCi-1YCiD2D00D10D311A1A0Si010111010010110100AiBiCi-1Si010111010010110100AiBiCi-1Ci-1Ci-10Ci-10Ci-111AiBiSi降1维例：AiBi=

00时，F=？记图变量乘对应小方格的值然后相加。降维方法：111010100010110100AiBiCi-1CiCi-10Ci-110011AiBiCi降1维将Ai、Bi

分别接A1、A0，则Si

的D0=D3=Ci-1，D1=D2=Ci-1；Ci的D0=0，D1=

D2=Ci-1，D3=1，电路如下所示。图4.2.27D2D00D10D311A1A0Ci-1Ci-10Ci-10Ci-111AiBiSiCi-10Ci-1