06时序逻辑电路

第六章 时序逻辑电路6.1概述6.2时序电路的分析方法6.3若干常用的时序逻辑电路6.4时序逻辑电路的设计方法6.1概述一、时序逻辑电路的特点功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加

2.电路结构上

①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出二、时序电路的一般结构形式与功能描述方法可以用三个方程组来描述：【例】输出方程：Y=XQn驱动（激励）方程：D=XQn+XQn=X

Qn状态（特征）方程：Qn+1=D=XQn+XQn=X

Qn>1XCPYDQQ&&&1三、时序电路的分类1.同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的clk，状态变化发生在同一时刻异步：没有统一的clk，触发器状态的变化有先有后2.Mealy型和Moore型Mealy型：Moore型：6.2时序电路的分析方法6.2.1同步时序电路的分析方法分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。一般步骤：①从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程。②将驱动方程代入触发器的特性方程，得到状态方程。③从给定电路写出输出方程。分析下面电路的逻辑功能输出方程：驱动方程：D=XQn状态表01111100000011101110Qn+1ZQn

XDZ=X•Qn状态方程：Qn+1=D=XQn状态转换图X/Z功能：X=0,保持

X=1,计数010/11/10/11/0【例1】QDCPZX..=1&CP【例2】分析下面电路的逻辑功能D2＝Q1nD1＝Q0nD0＝Q2n000001110111011100假设初始状态:“000”Q2Q1Q0QCPDQCPDQCPDCPQ2Q1Q0QQQ....010101有效循环无效循环【例3】分析下面电路的逻辑功能D2=Q1nD1=Q0nD0=Q0nQ1nQ2n=(Q0n+Q1n)Q2nQDQQDQDCPQ2Q1Q0QQ.....&&CPCPCPCPCP状态图000001101110111010011100Q2Q1Q0整理后的状态图能自启动的六进制计数器000001110111101011010100D2=Q1nD1=Q0nD0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n【例4】分析下面电路的逻辑功能Y=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2nQ2n+1=D2=A

Q1n

Q2nQ1n+1=D1=Q1nD1Q1Q1CPD2Q2Q2CP=1=1ACPY.....&1&&状态表10/000/11101/011/01000/010/00111/101/00010AQ2nQ1n010/0100/0110/0000/11/11/01/01/0逻辑功能：可逆四进制计数器Q2n+1Q1n+1/YY=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2nQ2n+1=D2=A

Q1n

Q2nQ1n+1=D1=Q1n状态图Q2nQ1nA/Y例：TTL电路6.2.2时序电路的状态转换表、状态转换图、

状态机流程图和时序图例：TTL电路一、状态转换表0000010001010001001100111000100101010111001100001111000100000100102010030110410005101061101700000111110000二、状态转换图三、状态机流程图（StateMachineChart）采用类似于编写计算机程序流程图的形式，表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。使用的图形符号有三种：状态框，判断框，条件输出框。四、

时序图【例】异步时序电路：各触发器的时钟不同时发生时钟方程:CP0=CP2=CPCP1=Q0

Q0Q0J0K0J1K1Q1Q1J2K2Q2Q2..CP驱动方程：J0=Q2nJ1=Q0nJ2=Q1nQ0nK0=1K1=1K2=1状态方程：Q1n+1=Q1nQ0nQ2n+1=Q2nQn1Q0nQ0n+1=Q2nQ0n（CP

）

（CP

）

（Q0

）*6.2.3异步时序逻辑电路的分析方法状态转换表Qn2Qn1Qn0Q2n+1

Q1n+1Q0n+1000100010100010110011001100000101010110111010000状态转换图000001010011100101110111Q1n+1=Q1nQ0nQ2n+1=Q2nQn1Q0nQ0n+1=Q2nQ0n（CP

）

（CP

）

（Q0

）电路为异步五进制加法计数器6.3若干常用的时序逻辑电路6.3.1寄存器和移位寄存器一、寄存器在计算机中用于存储指令、数据、运算结果；寄存器的数量多少，是计算机结构的重要区别；外存、内存、缓存、寄存四类中，寄存器速度最快，但容量最小；寄存器的操作：读/写/清零。寄存器的分类数码寄存器基本寄存器移位寄存器多位D型触发器锁存器寄存器阵列单向移位寄存器双向移位寄存器基本寄存器①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。②只要求其中每个触发器可置1，置0。1、4D触发器构成的寄存器(74XX175)D3D2D1D0Q3Q2Q1Q0RDCK0

00001

CK和RD加驱动器的目的是减少对外的负载_QRDD_QRDD_QRDD_QRDDCK_RDD3D2D1D0Q3Q2Q1Q0......1111CPCPCPCP2、具有锁定(Hold)功能的4D寄存器功能表：异步置零0

010D功能Qn+1RDECKDD寄存11Qn锁定CKD3D2D1D0Q3Q2Q1Q0DCPRDRDE.................>1&>1&>1&>1&111111DCPRDDCPRDDCPRD二、移位寄存器

移位寄存器除了具有寄存器的功能外，还可使数码在CP信号的控制下在寄存器内部左右移动。根据移位情况的不同，分为单向移位寄存器和双向移位寄存器。移位寄存器应采用边沿触发或主从触发方式的触发器，不能采用电位触发的触发器，以防止空翻。注意1、由触发器构成的移位寄存器DQDQDQDQCPQAQBQCQDRD.......CPQAQBQCQD00000111000121100030110141011串行输入串行输出并行输出四位串行输入、串/并行输出右移移位寄存器时序图CPSRQAQBQCQDDQDQDQDQCPQAQBQCQDRD..........1101四位串行输入、串/并行输出左移寄存器JQJQJQJQCPQDQCQBQARD..........KKKK.SL串行输入串行输出并行输出1四位串行输入、串/并行输出双向移位寄存器DA=SR+QB

DB=QA+QC

DC=QB+QD

DD=QC+SL

S0S0S0S0S0S0S0S0DAQADBQBDCQCDDQDS0CPSRSLRD....................>1&1>1&1>1&1>1&11集成化的移位寄存器：74LS194A，左/右移，并行输入，保持，异步置零等功能R/DS1S0工作状态0XX置零100保持101右移110左移111并行输入

扩展应用（4位8位）74

194应用举例环形计数器QAQBQCQD1000010000100001110001100011100111011110011110110101101000001111STARTCPQAQBQCQDDRDLS0S1DADBDCDD10001174

194扭环形计数器0011000101111111100000001100111000101001010110111010010011010110CPQAQBQCQDDRDLS0S1DADBDCDD10清零74

19416.3.2计数器用于计数、分频、定时、产生节拍脉冲等分类：

按时钟分：同步、异步

按计数过程中数字增减分：加、减、可逆

按计数器中的数字编码分：二进制、二-十进制、循环码…

按计数容量分：十进制，六十进制…一、同步计数器同步二进制计数器①同步二进制加法计数器（4位）原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位翻转。所以：若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：计数器波形图Q0Q1Q2Q3

从波形上分析，若CP脉冲的频率为f0，则Q3Q2Q1Q0的输出分别为f0的1/2,1/4,1/8和1/16,这就是计数器的分频功能，也叫“分频器”。Q0是二分频，Q1是四分频等。器件实例：74161工作状态X0XXX异步置零10XX同步置数X1101保持(包括C)X11X0保持（C=0）1111计数用负边沿D触发器构成的同步二进制集成化计数器74

163逻辑符号74

161

波形图集成芯片管脚图12345678RDCP

ABCDP地

+VCCC

QAQBQCQDT

L

74

161(74

163)16151413121110912345678进位端预置端使能端使能端当QDQCQBQA=1111时，C=1

②同步二进制减法计数器(4位)原理：根据二进制减法运算规则可知，在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。所以：若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：2、同步十进制加法计数器xx00001001xxxx01111000011001010011010000100001Q30001111000011110Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1

十进制计数器的原始状态表J-K触发器激励表00011011KQn

Qn+1

J0

1

1

0xxxxx1x0xxxxxxxx0x1x0x0x0x0x0x0x0001111000011110J3K3Q1Q3Q2Q00120333+==QQQQQKJnnnnn00031101221======KJQQKJQQKJnnnn原则：逻辑结构清晰，尽量用公用部分。同理：同步十进制集成化计数器74

160用边沿D触发器构成的同步十进制集成化计数器74

162用边沿J—K触发器构成的同步十进制集成化计数器74

1603、可逆同步计数器1)单时钟可逆计数器(74

191)逻辑符号时序图2)双时钟可逆计数器功能及逻辑符号二.异步计数器1.二进制计数器①异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转异步二进制加法计数器时序图②异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转异步二进制减法计数器时序图2、异步十进制加法计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010~1111这六个状态异步十进制加法计数器时序图器件实例：二－五－十进制异步计数器74LS290

由异步十进制计数器改接而成：二－五－十进制异步计数器74LS2901、当输出Q0与输入CLK1相连，计数脉冲从CLK0输入时，电路作8421计数。CPQ3Q2Q1Q0300114010050101601107011181000000001000120010910011000008421码74290的应用异步清零，不需要时钟。没有保持功能，不能同步扩展。CLK0CLK1Q0Q1Q2Q374290R0(1)R9(1)CP..74290的应用2、当输出Q3与输入CLK0相连，计数脉冲从CLK1输入时，电路作5421计数。CLK0CLK1Q0Q1Q2Q374290R0(1)R9(1)CP..CPQ0Q3Q2Q10000010001200105421码30011401005100061001710108101191100100000【例】用74290构成六进制计数器。CP0CP1Q0Q1Q2Q374290R0(1)R0(2)R9(1)R9(2)CP....CP0CP1Q0Q1Q2Q374290R0(1)R0(2)R9(1)R9(2)CP....CP1234567Q3Q2Q1Q0毛刺.1&三、任意进制计数器的构成方法

常用方法：用已有的N进制芯片，组成M进制计数器。N进制M进制1.N>M原理：计数循环过程中设法跳过N－M个状态。具体方法：置零法置数法例：将十进制的74160接成六进制计数器异步置零法置数法

(a)置入0000

(b)置入1001置数法

(a)置入0000

(b)置入10012.N<M①M=N1×N2先用前面的方法分别接成N1和N2两个计数器。N1和N2间的连接有两种方式：a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态例：用两片74160接成一百进制计数器并行进位法例：用两片74160接成一百进制计数器串行进位法②M不可分解采用整体置零和整体置数法：先用两片接成M’>M的计数器然后再采用置零或置数的方法例：用74160接成二十九进制整体置零（异步）例：用74160接成二十九进制整体置数（同步）四、计数器应用实例例1、计数器+译码器→顺序节拍脉冲发生器例2、计数器+数据选择器→序列脉冲发生器发生的序列：00010111设计步骤：根据设计要求建立状态转换图或原始状态图。进行状态化简。画电路图。进行状态分配。写出驱动方程和输出方程。若是计数器，检查电路能否自启动。6.4时序逻辑电路的设计方法6.4.1同步时序逻辑电路的设计方法同步计数器的设计对CP脉冲计数，一个脉冲变化一次状态计数器的种类：同步计数器，异步计数器加法计数器、减法计数器可逆计数器等二进制计数器(模为2n),十进制计数器,任意进制计数器等计数器是应用最多的一类标准器件例1设计一个同步六进制计数器。1、状态图S0S1S2S3S4S52、状态分配(状态编码)000001010011100101加法计数器自然态序编码101100011010001000减法计数器111100000110001010注意：状态分配方式不同，所设计的电路结构也不同。Q2Q1Q0状态表：CPQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1100000120010103010011401110051001016101000求驱动方程Q2nQ1nQ0n0001111001选用D触发器11

Q2n+1=Q1nQ0n+Q2nQ0n

11Q2nQ1nQ0n0001111001=D2Q1n+1=Q1nQ0n+Q2nQ1nQ0n=D1

111Q2nQ1nQ0n0001111001Q0n+1=Q0n=D0电路图Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1=D0=Q0n+1=Q0nQ2n+1=Q1nQ0n+Q2nQ0nD2=D2CPQ2Q2RDRDCPD1CPQ1Q1RDD0CPQ0Q0RD.......&1>1.&1>1检查能否自启动Q2Q1Q0110111100000001010011100101110111可以自启动Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1=D0=Q0n+1=Q0nQ2n+1=Q1nQ0n+Q2nQ0nD2=选用J—K触发器方法一：由激励表求驱动方程Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1J0K00000010010100100110111001001011010000

0

1

0

1

10

01

1

1

1

00

1

10

1

1Q2nQ1nQ0n0001111001J2=Q1nQ0n

1

Q2nQ1nQ0n0001111001K2=Q0n同理J1=Q2nQ0nK1=Q0nJ0=K0=1方法二：直接从次态求驱动方程Q2nQ1nQ0n000111100111

Q2n+1=Q2nQ1nQ0n+Q2nQ0nJ2=Q1nQ0nK2=Q0n

11Q2nQ1nQ0n0001111001Q1n+1=Q1nQ0n+Q2nQ1nQ0nJ1=Q2nQ0nK1=Q0n

111Q2nQ1nQ0n0001111001Q0n+1=Q0nJ0=K1=1检查能否自启动000001010011100101111110其结果与方法一相同例2：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。一、抽象、画出状态转换图二、状态化简用X（1位）表示输入数据用Y（1位）表示输出（检测结果）三、状态分配取n=2,令的00、01、10为则，四、选用JK触发器，求方程组五、画逻辑图六、检查电路能否自启动将状态“11”

代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到：能自启动例3X为控制端，求一个五状态加1、加2计数器。分析：X=0时，计数顺序：0

1

2

3

4

0

……X=1时，计数顺序：0

2

4

1

3

0

……12304状态图00000111111004433221XQn0101234状态表12304状态图0000011111XQn01000001010001010011010011100011100000100000001Qn+1Qn+1XQ0n+110010XXX1XXX0100Q1nQ2nQ0n0001111000011110

异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。（1）根据设计要求，设定7个状态S0～S6。进行状态编码后，列出状态转换表。例、设计一个异步7进制加法计数器。状态转换顺序现态次态进位输出Q2n

Q1n

Q0n

Q2n+1

Q1n+1

Q0n+1

YS0S1S2S3S4S5S600000101001110010111000101001110010111000000000016.4.3异步时序逻辑电路的设计方法（2）选择触发器。本例选用下降沿触发的JK触发器。（3）求各触发器的时钟方程，即为各触发器选择时钟信号。为触发器选择时钟信号的原则是：①触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。②触发器状态不需翻转时，“多余的”时钟信号越少越好。画出7进制计数器的时序图：根据上述原则，选：（4）求各触发器的驱动方程和进位输出方程。画出电路的次态卡诺图和JK触发器的驱动表：由次态卡诺图和触发器的驱动表求驱动方程：00011011Qn→Qn+10×1××1×0JK

JK触发器的驱动表

×1××××××××××××1×00011011Qn→Qn+10×1××1×0JK

JK触发器的驱动表

×0×11×0××××101××1××11××0×11××1××

将各驱动方程归纳如下：再画出输出卡诺图，000000×1得电路的输出方程：（5）画逻辑图。用逻辑分析的方法画出电路完整的状态图：（6）检查能否自启动。

可见，当电路进入无效状态111时，在CP脉冲作用下可进入有效状态000。所以电路能够自启动。*部分实际应用电路数字系统（即数字逻辑电路系统）和

计算机应用系统

动态扫描键盘编码器32进制计数器CPTQ0Q1Q2Q3Q43—8译码器A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7012345672425262728293031S0S1四选一选择器D0D1D2D3YWT=1时计数，T=0时保持五位寄存器1D2D3D4D5D1Q2Q3Q4Q5QCP计数脉冲.....10100100000110010键盘代码输出10010

9位数字密码锁功能：11位密码输入按键，其中有效按键7位，伪码按键4位，有效按键可重复使用。该电路预设密码为302706429密码锁种类：一维模式密码锁

按照密码顺序按动密码键，只要顺序正确即可开锁2.二维模式密码锁

除了要按照密码顺序按动密码键，还要在限定的时间内完成全部密码开锁操作。3.三维模式密码锁

除了按动密码顺序和时间限定外，还增加了按动次数限定，保密性很强。RCPVDDQ0Q8Q9CD4017ENVssVCCCLRR1R2SC1Q1SASC10输出SC3SC2SC4SC5SC6SC7SC8SC9SC0Q2Q3Q4Q5Q6Q7302706429自动售饮料机的逻辑电路设计设计一个自动售饮料机的逻辑电路：它的投币口每次只能投入一枚伍角或一元的硬币。投入一元伍角钱硬币后，机器给出一瓶饮料，投入二元（两枚一元）硬币后，在给出饮料的同时找回一枚伍角硬币。

自动售饮料机设计设：投入硬币的状态为输入逻辑变量

X1

＝1投入一枚一元硬币

X1

＝0未投入一枚一元硬币

X0.5＝1投入一枚伍角硬币

X0.5＝0未投入一枚伍角硬币给出饮料和找钱为两个输出变量

Y＝1给出饮料

Y＝0不给

Z

＝1找回一枚伍角硬币

Z

＝0不找

自动售饮料机设计一、拟定原始状态图和状态表①设状态投币前电路状态为S0投入伍角钱以后为S1投入一元钱以后（包括两枚伍角或一枚一元硬币）为S2再投入一枚伍角为S0

，且Y＝1，Z＝0如果再投入一枚一元为S0

，且Y＝1，Z＝1②状态转换情况S0X1X0.5

＝00X1X0.5

＝01X1X0.5＝10S2S1S0X1X0.5＝00X1X0.5＝01X1X0.5=10S0且Y＝1，Z＝0S2S1X1X0.5

＝00X1X0.5

＝01S0且Y＝1，Z＝1S0且Y＝1，Z＝0S2

自动售饮料机设计X1X0.5＝10③状态图X1X0.5/YZS0S1S200/0001/0001/0001/1010/1000/0010/1110/0000/00④状态表二、状态表化简00

0

1

1011

S0

S0/00S1/00S2/00×/××

S1S1/00S2/00S0/10×/××

S2

S2/00S0/10S0/11×/××

snSn+1/YZX1X0.5

自动售饮料机设计三、状态编码:S0——00S1——01S2——10

确定触发器个数∵N=3,且22>3∴n=2即需要2个触发器X1X0.5Q1Q2

Q1n+1

Q2n+1

Y

Z

D1D2000000000000010100010