第03章-存储系统(1概述及随机读写存储器RAM)

第三章存储系统存储器概述随机读写存储器RAM半导体只读存储器ROM高速存储器虚拟存储器cache存储器第三章存储系统3.1存储器概述存储器是计算机的一种具有记忆功能的部件,用以存放程序和数据它由一些能表示二进制数0和1的存储介质组成(常用有半导体器件和磁性材料)1.

位(bit)

指计算机能表示的最基本最小的单位，称为存储元在计算机中采用二进制表示数据和指令，故：位就是一个二进制位，有两种状态，“0”和“1”2.字节(Byte)

相邻的8位二进制数称为一个字节1Byte=8bit

如：1100001101010111有关术语3．字和字长

字长是每一个字所包含的二进制位数。常与CPU内部的寄存器、运算装置、总线宽度一致字是CPU内部进行数据处理的基本单位。位1或01位字节110000118位字110000110011110016位双字1100001100111100110000110011110032位高字节低字节高字低字把一个字定为16位，1Word=2Byte

一个双字定为32位

1DWord=2Word=4Byte4.位编号为便于描述，对字节,字和双字中的各位进行编号。从低位开始，从右到左依次为0、1、2．．．10100010D7D6D5D4D3D2D1D0字节位(bit)存储单元地址0123……N-1N存储体

存储体结构位(bit)→字节(Byte)→存储单元→存储体(MemoryBank)

存储单元的编号称为地址第三章存储系统3.1.1存储器的发展一、存储器件的变化第一台电子计算机ENIAC用的是电子管触发器此后经历过：磁带→磁鼓→磁心→半导体主存的重要作用图示输入的数据要输出的数据程序中间数据控制器运算器指令数据主

存外设外设二、存储体系结构的发展

1、由主-辅二级结构发展到多层次存储体系结构。2、主存由单体发展到多体交叉（并行）。3、采用了虚拟存储技术。3.1.2评价存储器性能的主要指标一、存储容量：能存放二进制位的总量。

常用单位为:1Byte[B]=20byte1kilobyte[KB]=210byte1megabyte[MB]=220byte1gigabyte[GB]=230byte1terabyte[TB]=240byte1petabyte[PB]=250byte

二、存取时间和存取周期1、存取时间（MemoryAccessTime）：

孤立地考察某一次R/W操作所需要的时间，以TA表示。2、存取周期（MemoryCircleTime）：

连续访存中一次完整的R/W操作所需全部时间，以

TM表示。TM>TA。3.1.2评价存储器性能的主要指标三、频宽Bm：Bm=W/TM（位/秒）其中W为每次R/W数据的宽度，一般等于Memory字长。

TM为存取周期。按此定义Bm也被叫做存储器的数据传输率。四、价格：以每位价格来衡量。P=C/SC—存储芯片价格，S—存储芯片容量（bits）

容量越大、速度越快，价格就越高。3.1.2评价存储器性能的主要指标

3.1.3存储器分类一、按存储介质分1、半导体存储器：利用触发器的双稳态或MOS管栅极有无电荷来表示二进制的0/1。2、磁表面存储器：利用两种不同的剩磁状态表示二进制0/1。常见有磁带、磁盘两种。3、光及磁光存储器（1）利用激光在非磁性介质上写入和读出信息，也称第一代光存储（技术）（OpticalMemory）。（2）利用激光在磁记录介质上存储信息，也称第二代光存储（技术）（MegnetoopticalMemory）。3.1.3存储器分类二、按工作方式分1、随机存取存储器RAM（RandomAccessMemory）

特点如下:按地址码编址，地址译码线对应唯一确定的存储单元，按照给定地址可以随时访问（R/W）任何存储单元，且访问时间与存储单元的物理位置无关。速度较快，TM为ns级。常用作cache和主存。3.1.3存储器分类2、只读存储器ROM（ReadOnlyMemory）

也是按地址译码访问，但只能随机读取，不能随机写入。又分为MROM、PROM、EPROM和FlashROM几类。3、直接存取存储器DAS（DirectAccessStorage）

信息所在地址按控制字编码形式给出，然后以字符、记录形式成块存取。存取时间与信息所在物理位置有关。容量大，寻址较慢，便宜。磁盘。4、串行存取存储器SAM（SerialAccessMemory）

以记录、字节形式成块、成组存取信息。地址以块号和块间间隔给出，要顺序找到块号，再依次存取。磁带。3.1.4多层次存储体系结构主存的速度总落后于CPU的需要，主存的容量总落后于软件的需要。所以要用多层次存储体系结构一、多层次存储结构系统的一般形式CPU寄存器cache主存辅存多层次存储结构系统的一般形式1、通用寄存器（组）：速度近于CPU，少量连续计算时存放部分数据及中间结果，通过减少主存访问而提高系统速度。CPU寄存器cache主存辅存2、Cache（1）什么是cache：高速缓冲存储器，高缓。是在CPU和主存之间的小容量快速存储器，速度与CPU相当。依据程序运行的局部性，把主存中部分信息映射到cache中，CPU与之打交道，如此弥补了主存在速度上的不足。（2）Cache与CPU、主存的关系：为解决CPU与主存之间的速度匹配,其中存放最近要使用的程序与数据,作为主存中当前活跃信息的副本。（3）Cache的物理构成：一般为SRAM即静态RAM（Static）；而主存一般为DRAM即动态RAM（Dynamic）。SRAM较快，约为DRAM的3-5倍，但功耗大，集成度低，价格高。（4）目前PC系统中一般设有一级缓存和二级缓存

L1cache做在CPU内部，叫内部cache，速度最快，容量较小，常在几十KB。L2cache又叫外部或片外cache。多层次存储结构系统的一般形式3、主-辅层次（1）构成：主存和辅存。（2）作用：解决主存容量不足的问题。（3）虚拟存储器（VirtualMemory）：虚存。是建立在主-辅物理结构基础之上，由附加的硬件装置及操作系统的存储管理软件组成的一种存储体系。它将主存和辅存地址空间统一编址，用户在这个空间里编程，如同拥有一个容量很大的内存。小结:多层次存储系统设计得当的话，会使用户感到拥有了cache的速度、辅存的容量。3.2随机读写存储器RAM

3.2.1SRAM存储器

一、SRAM的基本存储单元X地址译码线……Y地址译码线六管SRAM存储元件电路图T7T8(I/O)(I/O)ABT6VccT3T4T1T2T5定义:若T1导通而T2截止,A点存入信息为0;若T1截止而T2导通,A点存入信息为1DD字线位线字选线负载管二、SRAM基本组成如下图所示:地址译码驱动存储体阵列

I/O电路读写控制电路地址线读写控制信号数据线1.存储体阵列*记忆元件(记忆单元):能存放并保持1位二进制数的元件*存储单元:由若干个记忆元件组成,单元按行、列排列成十分规整的阵列*存储体:是存储单元的集合012n-1012n-1012n-1……………………字选线0字选线1字选线m位线0位线1位线2位线n-1注意:从芯片的规格可知其容量,例如:4K1存储单元数字长,即一个存储单元的位数存储体阵列2.地址译码驱动电路(1)地址译码器把CPU给定的地址编码翻译成能驱动指定存储单元的控制信息.1&&&&1A1A0字选线W00字选线W01字选线W10字选线W11A1A1A0A0译码器地址00011011一维编址存储阵列(单译码方式):每一个存储单元由一条字选线驱动的存储体。用于小容量存储器。二维编址存储阵列(双译码方式):分成X向译码器和Y向两个译码器。一个存储单元,只有当行地址、列地址同时被选中时才能被驱动。较单译码方式,可以减少选择线的数目。(2)地址译码系统设计

X地址寄存器X地址译码驱动1,11,6464,164,64……Y地址译码驱动I/OX1X64A0A1A2A3A4A5A6A7A8A9A10A11DDDDY1Y644K*1位存储器二维地址译码示意图数据总线X地址译码Y地址译码器I/OI/OI/OI/OA0-A5地址线字线……………………X0X63位控门D0位线…Y1字线Y15字线Y0字线A6-A9地址线1K*4位存储器二维地址译码示意图数据总线SRAM基本组成3、I/O电路：不同存储芯片的I/O电路具体形式可能不同,用三态门实现。4、R/W控制电路。（以上四部分封装在一起成为一片SRAM）三、SRAM芯片实例—Intel2114(1)外部引脚功能:采用18脚封装,如下图示:2114(1K*4)181716151413121110123456789VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CS地WE,低电平时写入,高电平时读出。片选CS,为低电平时选中本芯片A4A5A6A7A8A9I/O1I/O2I/O3I/O4A0A1A2A3CSWE行选择64×64存储矩阵输入数据控制列I/O电路列选择2114内部结构方块图四、存储器与CPU的连接

RAM芯片的扩展、组织、由RAM芯片构成主存

用较小容量的现成RAM芯片构成机器所需的大容量内存，同时完成RAM芯片与CPU的正确连接。扩展方法的实例

现有2114即1KX4RAM芯片，要构成8KX16位主存，应该用多少片2114？画出扩展、连接图。（1）首先计算用多少片2114：（8KX16）/（1KX4）=32片（2）然后先进行位扩展：把1KX4扩成1KX16，用16/4=4片A9A0……A9R/W2114(1#)CSD3D2D1D0

A0……A9R/W2114(4#)CSD3D2D1D0D3D0D15D12A0CS（3）最后进行字扩展：1K字~8K字，用上面位扩展得到的1KX16位单元共8K/1K=8个，即总共用2114为8X4=32片。见下图：3/8译码器A0……A9R/W1#CSD3…...D0A0……A9R/W4#CSD3……D0A0……A9R/W29#CSD3……D0A0……A9R/W32#CSD3……D0A9D3D0D15D12A0A12A11A10Y7Y01KX16五、存储器2114的读周期时序P78

TRC

TA地址

TCOCSTCX数据输出

TOTD读周期时间稳定的读出时间片选到数据稳定的输出延迟从断开片选到输出变为三态片选到输出有效地址改变后的维持时间TOHA3.2.2DRAM存储器一、静态RAM(SRAM)与动态RAM(DRAM)静态RAM：记忆元件电路能在很低的频率乃至直流的情况下工作，在没有外界信号作用时，触发器的状态可以长久保持不变，即信息不会丢失。动态RAM：利用MOS管栅极电容上充积的电荷来存储信息的记忆元件电路中，由于有漏电的存在，电容上的电荷不可能长久保存，需要周期地对电容充电，以补充泄漏的电荷。这类电路是在动态的情况下工作，故名DRAM（DynamicRAM）。3.2.2DRAM存储器二、为什么提出动态存储单元

SRAM优点：电路能长久保持信息，不需刷新，工作稳定可靠。

SRAM缺点：功耗大，集成度低。DRAM单元电路恰好克服了这种缺点,但需刷新。

DRAM的出现是半导体存储技术的一大进步。三、单管DRAM工作原理当电容C上充电到高电平,存入信息为1;当电容C放电到低电平,存入信息为0。字选线位线TCCD单管MOS动态存储单元电路（1）保持：C上有电荷表示存储“1”，反之为“0”。保持状态字线为低电位，T关闭，切断了C的通路，使所充电荷不能放掉。（2）写入：字线的正驱动脉冲打开T。

写“1”：在位线加高电位；写“0”：在位线加低电位。（3）读出：字线的正驱动脉冲打开T。

原存“1”：电荷经T使位线电位升高；原存“0”：位线电位将降低。可见单管DRAM为“破坏性读出“电路，即信息读出后要立即恢复(刷新)，否则已丢掉。四、四管DRAM

保持：若T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定时间内(如2ms)可保留所写入的信息。写操作:I/O与I/O加相反的电平(例如写入1时,I/O=1、I/O=0)，若T5,T6导通后，Y选择线控制I/O与I/O上信息的写入。

读操作:先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。若原存信息为1，则电容C2上存有电荷，T2管导通，T1管截至，因此D上的预充信号经T2管泄漏，故D=0，而D仍为1,信号通过I/O与I/O线输出,与此同时,D上的电荷可以通过A点向C2补充,所以读出的过程也是刷新的过程。

刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。五、动态RAM举例(2116芯片)116215314413512611710892116VBBDinWERASA0A2A1VDDVSSCASDoutA6A3A4A5VCC外部引脚及功能A0～A6：地址输入线RAS：行地址选通信号线CAS：列地址选通信号线WE：读写控制信号0-写1-读Din：数据输入线Dout：数据输出线VSS：地VDD=+12VVCC=+5VVBB=-5V2116(16K*1)DRAM的刷新a.刷新的原因：动态RAM是破坏性读出电容器电容泄露b.刷新方法：采用“读出”方式c.刷新周期：对整个DRAM必须在一定的时间间隔内完成一次全部单元内容的刷新，否则会出现信息错误。从整个DRAM