微计算机系统的层次

一.微计算机系统的层次

<•微处理器(Microprocessor)

3

个

层•微型计算机(Microcomputer)

次

微计算机系统(Microcomputersystem)

「算术逻辑单元

r微处理器寄存器阵列

〔控制器电路

「数据总线

系统总线〈地址总线

「控制总线

「微型计算机j

［只读存储器

内存储器

I随机访问存储器

r串行输入输出接口

并行输入输出接口

＜外围接口电外存储器搂■

路〔显示器接口等

▼

微型计算机系统「系统软件

软件中间件

〔应用软件

电源、机箱、控制面板

「键盘、鼠标

显示示器、打印机

I外围设备W软磁盘驱动器微处理器，微计算机.

硬磁盘驱动器微计算机系统三者关系

〔光盘驱动器等等

微处理器结构框图

内部总线

控制逻辑

(2)微型计算机

微处理器：执行指令的核心。

存储器：指令码、操作数、结果的存储。

外围接口电路：并口、串口、外存接口、

显示器接口、网络接口、声音接口等。

系统总线：不同层次的总线将上述模块

连接起来，作为各种信息的通路，按信

息类别分为数据、地址、控制三类总线。

微处理器(up)

总线控制逻辑

微计算机基本结构

(3)微计算机系统

・微计算机：微处理器、存储器、外围接

口电路、系统总线。

软件：系统软件、中间软件、应用软件。

外部设备：软驱、硬驱、光驱、键盘、

鼠标、显示器。

电源、机箱、控制面板。

二.8086微处理器结构

1.80X86微处理器系列概况

*808616位微处理器，内部及对外16位数据通路,

20位地址，寻址空间1MB；

*地址/数据分时复用；

*8086具有初级流水线结构，内部操作与对外操作具

有并行性。

♦80286：16位结构，24位地址，16MB寻址空间；支

持保护方式，可执行多任务，速度比8086快。

♦80386：32位结构，32位地址，4GB寻址空间；支

持保护方式，可执行多任务，性能优于16位结构。

*80486：32位结构，片内FPU,片内Cache,速度

比80386块很多。

2.8086微处理器逻辑框图

分EU与BIU两部分：

1）执行部件（EU）：由、1、状^态志寄存

器及操作控制电路组成。

2）总线接口部件（BIU）：由（段寄存器

CS、DS、ES、SS,指令指针寄存器IP）、

冲器、地址加法器、输入输出控制电路等功组4

成。形成对外总线，与存储器、I/O接口电路进行数

据传输。

3）EU与BIU的流水线操作：EU与BIU既可协同又可

独立工作，BIU在保证EU与片外传送操作数前提下，

可进行指令预取，与EU可重叠操作。

AHALAX

通BHBLBX

用CHCLCX

ZX

寄DHDLDX

存SP(Stackpointer)

CS(CodeSegment)

器BP(Basepointer)

DS(DataSegment)8

0

DI(DestinationIndex)SS(StackSegment总8

ES(ExtraSegment'线6

控

SI(SourceIndex)总

IP(Instruction制

线

Pointer)逻Q

■内部通信寄存器-辑

ALU总线」L

16

暂存寄存器一

执行单元总线接口单元

(EU)(BIU)

BIU与EU的重叠操作

*8080/8085受结构限制，取指令和执行指令

串行进行，操作无重叠（无并行性）。

*8086由EU与BIU两个独立的功能部件组成，

它们的操作有并行性。

*EU与BIU的流水线操作：EU与BIU可独

立工作，BIU在保证EU与片外传送操作数前提

下，可进行指令预取，与EU可重叠操作。

*若8086指令队列出现2个空字节，且EU未占

总线情况下，BIU自动取指令填充队列。

非流水线操作取指令1执行指令L取指令2执行指令2

8085

流水线操作

取指令1执行指令i

8086

取指令2执行指令2

取指令3执行指令3

LtOtlt2t3t4

在t0~t4时间间隔中，8085执行了2条指令。

在t0〜t4时间间隔中，理想情况下，8086可执行3条指令。

086/8088微处理器的存储器管理

8086/8088微处理器20位地址，寻址空间1MB；

寄存器16位，最大寻址216=64KB。

如何用16位寄存器形成20位地址码？

存储空间分段；每段64KB,段内16位地址;

段起始地址：XXXXXXXXXXXXX

段地址16位

段地址：偏移地址

段内地址16位

物理地址=段地址X16+偏移地址

•物理地址的形成

150150

段基地址|偏移地址

偏移地址

3.8086微处理器引脚（线）说明

*微处理器引线，逻辑上分为3类：

地址总线信号；

数据总线信号；

控制总线信号；

其它专用信号：电源、地、时钟。

*采用引线分时复用技术，一条引线不同*间

代表不同信号，解决引线不够问题。

(1)基本引脚信号

*AD15-AD0(I/O,三态)：地址/数据复用。

*A19/S6-A16/S3(0,三态)：地址/状态复用。

^BHE/S,(0,三态)：高字节允许/状态复用。

*NMI(In)：非屏蔽中断请求输入，上升沿触发。

*INTR(In)：可屏蔽中断请求输入，高电平有效。

*而(0,三态):读选通信号，低电平有效。

*CLK(In):时钟信号，处理器基本定时脉冲。

*RESET(In):复位信号,高电平有效。

*WR(0,三态)：写选通信号，低电平有效。

*READY(In)：准备好信号，高电平有效。处理器与

存储器及I/0接口速度同步的控制信号。

*TEST(In):测试信号，低电平有效。处理器执行

WAIT指令的控制信号。

*MN/而(In):最大/最小工作模式选择信号。硬件设

计者用来决定8086工作模式，MN/W=1，8086为最

小模式，MN/旗=0,8086为最大模式。

*Vcc(In):处理器的电源引脚，接+5V电源。

*GND:处理器的地线引脚，接系统地线。

(2)最小模式下的有关控制信号

*INTA(O):最小模式下的中断响应信号。

*ALE(O):地址锁存允许信号。

**(O,三态)：数据总线缓冲器允许信号。

*DT市(O,三态)：数据总线缓冲器方向控制信号。

*M/而(O,三态)：存储器或I/O接口选择信号。

*WR(O,三态)：写命令信号。

*HOLD(In):总线请求信号。

*HLDA(O):总线请求响应信号。

（3）最大模式下的有关控制信号

*QSnQS°（O）:指令队列状态信号。表明8086当前指

令队列的状态。

*，，或，廉（O,三态）:最大模式总线周期状态信号。总

线控制器8288的输入信号，8288输出各种控制信号。

*Id函（。,三态）:总线封锁信号。有效时不允许其他

主控部件占用总线。

*运/加,RQ/GT\（I/O）:最大模式总线请求/总线响

应信号，作为输入时是总线请求RQ信号，作为输出时

是总线响应GT信号。

4.8086最小方式微计算机组成

VcC

8086与系统总线接口（最小方式）

5.8086最大方式微计算机组成

三、8086总线操作、中断系统及总线请求

1.8086总线操作：8086微处理器与片外存

储器或I/O接口进行数据传输时，经BIU

执行8086规定的总线操作。

2.8086的中断系统：8086微处理器可处理

256种中断。

3.8086总线请求：在一个系统中，若存在

多个可控制总线的主模块时，总线使用

权的转移存在着一个请求与响应的过程。

•T1状态：

BIU将RAM或I/O地址放在地址/数据复用

总线（A/D）±o

T2状态：（分读/写两种情况）

»读总线周期：

A/D总线为接收数据做准备一缓冲。因为

A/D总线要改变线路的信息流动方向。

A写总线周期：

A/D总线上形成待写的数据，且保持到总

线周期的结束（T4）。

•T3,T4:

对于读或写总线周期，AD总线上均为。

Tw:

当RAM或I/O接口速度不够时，在T3与T4之

间可插入等待状态Tw。

•Ti:

当BIU无访问操作数和取指令的任务时，

8086不执行总线操作，总线周期处于

态Ti。

8086最小方式下读写总线周期时序

AALE信号在T1出现，表明一个总线周期

开始，选通外部地址锁存器，锁存AD总线

上的地址信息。

A在RD、WR等信号的配合下，T3、T4期

间完成数据访问。

AT3上升沿检测READY信号是否有效，无

效时在T3与T4间插入等待状态Tw。

读操作

—T2一

-T]t~T3-T4

改变信号方向

M/

CPU地址信号—数据信号

10

AB/DB复用线

写操作

Ti-〜丁4-

信号方向不变

CPU地址信号—数据信号—

・8086最小方式下读总线周期时序

8

0

8

6

读

总

线

周

期

基

本

定

时

・8086最小方式下写总线周期时序

---------一个总线周期---------

T1T2IT3T4

CLK____I8

A19/S6-A16/S30

<Addr,BHE乂Status输出'一・8

BHE/S76

写

AD15-AD0Addr输出DATA皤曲）

---<TX总

：线

ALE_~।________________r

周

M/I0XLOW=I/O,HIGH二MEMORY期

基

WR本

定

DT/R时

DEN

2.8086中断系统

•8086微处理器具有处理256种中断的能力。

•每个中断分配给一个中断类型码，在。〜

255之间，用一字节表示，也称为256种类

型中断。

•256种类型中断分为和轨彳

＞硬件中断：外部硬件电路产生的中断、

＞软件中断：8086操作过程中发生异常事件

或执行中断指令INTn。

指令/CPU软件中断（内部）硬件中断（外部）

启动的

非屏蔽中断请求

INTn指令（2）

中

断

可

控

屏

蔽

制

中

器

断

请

求

8259A

8086中断分类图

•中断向量与中断向量类

A中断向量：每种中断处理程序的入口地

址称为中断向量。

段地址（16位）2个字节

20位物理地址4个存储单元

偏移量（16位）2个字节

»中断向量表：8086将内存最低地址的1K

字节空间作为中断向量表，存放256种中

断处理程序的入口地址，每个地址占4字

节。中断向量表的分配如下图所示：

8086/8088中断向量表

*

用占内存0000H段

03FFH

户cs

Type225

定------IP------

03FCH

义

•

0083H

------cs------

22个

Type32

------IP------

0080H

\______

007FH

/

------cs------

保Type31

------IP------

留007CH

•

*

27个

cs

Type5

IP

0014H_____

\______

0013H

J

cs

Type4

溢出中断

IP

0010H

OOOFH--------

8

cs

08专6

Type3

断点中断

用IP

OOOCH_____

OOOFH

5

cs

Type8

个非屏蔽中断

IP

0008H_____

0007H

cs

Type1

单步中断

IP

0004H_____

0003H

cs

Type0

除数为0

IP

0000H--------

•8086对外部硬件中断厚求INTR的响应：

当INTR有一高电平，即有可屏蔽中断请

求。若此时IF=1且当前指令执行完毕，

进入中断响应周期，处理过程如下：

a.INTA在两个总线周期中分别发出一个有

效信号，8086在第二个INTI有效期间读

取中断类型码。

b.保护现场：标志寄存器入栈，清除IF和

TF标志位，保护断点（下一条指令地址

入栈）。

C.8086将中断类型码乘4,得到中断向量表

的入口地址，例如：

类型码=0CH,中断向量表入口R030H

d.8086从0030H开始读取4字节中断处理程序

的入口地址，前两字节（例如0030H、

0031H）装入IP,后两字节（例如0032H、

0033H）装入CS；8086根据CS:IP执行中断

处理程序。

e.中断响应过程中8086不响应总线请求。

3.8086总线请求

•在一个系统中，若存在多个可控制总线

的主模块时，总线使用权的转移存在着

一个请求与响应的过程。

•最小模式下总线请求：

＞总线请求信号HOLD,总线响应信号HLDA；

＞8086在每个CLK上升沿检测HOLD信号；

＞若有总线请求，当前总线周期结束时

HLDA变高，响应请求，8086让出总线控

制权。

最大模式下总线请求：有两个通道

»请求信号是：RQ（）/GTo和RQ/GTi两条引

线中的觥）和RQ1信号，为输△；

A响应信号是：g/N和丽/1用俩条引

”中巧丽）西GT1信号，