半导体集成电路

济南大学集成电路设计与集成系统

课程的教学目的与任务:《半导体集成电路》是集成电路专业较重要的一门专业选修课。该课程在《电路分析》、《模拟电路》、《数字电路》、《半导体物理》等课程的基础上，全面系统地介绍半导体集成电路的基本原理、基本电路和基本分析方法，学生通过本课程的学习，可以对半导体集成电路的工艺基础和设计原理有全面和系统的掌握，为从事基础研究和应用研究打下基础。课程的基本要求:《半导体集成电路》课程要求学生了解双极性集成电路和MOS集成电路的工艺特点；掌握双极性集成电路中TTL、ECL、I2L电路和CMOS集成电路的组成和工作原理；要求学生掌握集成电路传统设计方法和近现代设计方法的差异以及典型的集成电路设计方法。

推荐教材：余宁梅杨媛潘银松半导体集成电路科学出版社张银堂，《现代半导体集成电路》，电子工业出版社，2009参考书目：朱正涌，《半导体集成电路》，清华大学出版社，2002年张延庆，《半导体集成电路》，上海科学技术出版社，2000年杨之廉，《超大规模集成电路设计方法学导论》，清华大学出版社，1999年孙润，《Tanner集成电路设计教程》，北京希望电子出版社，2001廖裕评，陆瑞强，《TannerPro集成电路设计与布局实战指导》，科学出版社，2008第一章集成电路器件与模型

1.1PN结与二极管导电能力介于导体和绝缘体之间的物质称为半导体。在半导体器件中最常用的是硅和锗两种材料，它们都是四价元素，在原子结构中最外层轨道上有四个价电子。物质的化学性质是由价电子决定的，导电性能也与价电子有关，其中纯净的半导体称为本征半导体。半导体中存在两种载流子，带负电荷的自由电子和带正电荷的空穴。晶体中的共价键具有很强的结合力，在热力学零度（－273.16℃）时，价电子没有能力脱离共价键的束缚，晶体中没有自由电子，半导体不能导电。室温下，少数价电子因热激发而获得足够的能量，因而能脱离共价键的束缚成为自由电子，同时在原来的共价键中留下一个空位，称为空穴。

空穴的概念：空穴是一个假想的粒子，在半导体理论及处理些半导体问题时，空穴与电子具有同等的重要性。（1）空穴是带正电荷的粒子，其荷电量与电子大小相等，符号相反；（2）空穴具有正的有效质量；（3）空穴的能量为处于同一状态下电子能量的负值；（4）外电场作用下，空穴顺着电场方向运动形成电流。

如果这时施加电场，电子将形成电子电流，空穴形成空穴电流。虽然两种载流子的运动方向相反，但因它们所带的电荷极性也相反，所以两种电流的实际方向是相同的，它们的和即是半导体中的电流。本征半导体的导电能力很弱，但是掺入其它微量元素就会使其导电性能发生显著变化。这些微量元素的原子称为杂质，掺入杂质的半导体称为杂质半导体，有N型和P型两类。

日常所见到的半导体不是P型就是N型，本征半导体很少见到。施主杂质：在锗和硅半导体单晶中掺入第五主族元素的原子磷、砷、锑等，这些杂质原子进入半导体材料后将占据部分原来硅锗原子的位置，以替位式存在于半导体锗和硅中。四个价电子与硅原子中的电子组成共价键，一个电子靠正负电荷的库仑引力束缚，只需很小的能量便可以挣脱原子核的束缚成为晶体中自由活动的导电电子，即导带电子。

由于第五主族的磷、砷、锑原子掺入半导体锗和硅中可以向导带提供一个电子，故称为施主杂质或施主。纯净的半导体中掺有施主杂质，杂质电离后，导带中的电子增多，增强了半导体的导电能力，通常把主要依靠导带电子导电的半导体称为电子型或n型半导体。

受主杂质：在锗和硅中掺入第三主族元素，硼、铝、镓等的原子，它们也将替代原锗和硅原子的位置，但由于它们只有三个价电子，与周围的四个硅（锗）原子形成共价键时少一个电子，必须从别处的硅原子中夺取一个价电子形成共价键。于是硅的共价键中多出了一个空穴，而硼等原子接收一个电子后成为带负电的硼离子。带正电的空穴与带负电的硼离子之间存在静电引力，但是束缚很弱，空穴只要吸收很少的能量就能挣脱，成为可以在晶体中自由运动的导电空穴。因为第三主族的杂质在锗和硅中能接收电子而向价带提供空穴，称它们为受主杂质，简称受主。纯净的半导体掺入受主杂质，受主杂质电离后将使价带中的空穴增多，空穴浓度超过导带电子的浓度，半导体以空穴导电为主，通常把这种半导体称为空穴型半导体或P型半导体。

PN结是构成各种半导体器件的基础，指在一块完整的硅片上，用不同的掺杂工艺使其一边形成N型半导体．另一边形成P型半导体，那么在两种半导体的交界面附近就形成了PN结。图1.1PN结示意图。

1.1.2PN结二极管基本原理PN二极管基本工作原理如下：当P型半导体和N型半导体结合在一起时，由于交界面两侧多子和少子的浓度有很大的差别，N区的电子必然向P区运动，这种由于浓度差而引起的运动称为扩散运动。扩散到P区的电子因与空穴复合而消失，同时P区的空穴也要向N区扩散，且与N区中电子复合。这样在交界面附近，多子的浓度骤然下降，出现了由不能移动的带电离子组成的空间电荷区。具体地说，N区一侧出现正离子区，P区一侧出现负离子区。空间电荷区形成了一个N区指向P区的电场（称内建电场），随着扩散的进行，空间电荷区加宽，内电场加强。由于内电场的作用是阻止多子扩散的，所以由浓度差而产生的多子扩散作用和由多子扩散的结果产生的内电场对扩散的阻碍作用最终将达到平衡，使空间电荷区的宽度不再变化。正、负离子在交界面两边形成的电位差记作Φo：

其中VT为热电压：(1.2)T为Kelvin温度，K为Boltzmann常数（1.38×10-23J/K），q为电子电荷（1.602×10-19C）。在室温条件下，VT约为26mV。

当二极管的P区接电源正极，N区接电源的负极，即正向偏置条件下。此时在外电场作用下，多子被推向耗尽层，结果使耗尽层变窄，内电场被削弱，有利于多子的扩散而不利于少子的漂移。多子的扩散电流通过回路形成正向电流，耗尽层两端的电位差变成零点几伏，所以不大的正向电压就可以产生相当大的正向电流。此时，二极管的电压电流关系为

其中VD为二极管的正向偏值电压，IS称为反向饱和电流，与二极管的结面积AD成正比。当PN结二极管反向偏置应用时，即P区接电源负极，N区接正极，此时外电场使耗尽层变宽，加强了内电场，结果阻止了多子的扩散，但促使少子漂移，在回路中形成反向电流。因少子的浓度很低，并在温度一定时少子的浓度不变，所以反向电流不仅很小，而且当外加电压超过零点几伏以后，因少子供应有限，它基本上不随外加电压增大而增加，即反向饱和电流IS。在反向偏置件下，耗尽层宽度与反向偏置电压之间的关系为1.2MOS晶体管及模型1.2.1MOS晶体管基本工作原理本节以N沟道增强型MOS管为例典型NMOS的结构示意图。器件制作在轻掺杂的p型衬底(bulk或substrate)上，两个重掺杂n区形成源端(S)和漏端(D)，重掺杂的多晶硅区（通常简称poly）作为栅(G)，一层薄SiO2使栅与衬底隔离。器件的有效作用就发生在栅氧下的衬底区，在这种结构中的源和漏是对称的。

MOS管的衬底和源极通常是接在一起的，从图1.4可以看出，在G、S间不加电压时，由于源漏之间有两个背向的PN结，不存在导电沟道，所以在D、S间加上电压后也不会有漏极电流。为了便于对原理的理解，下文所用结构图均为简化结构图。图1.5为NMOS和PMOS管的电路符号，其中(a)包含晶体管的四个端子，B端为衬底端，(c)图在数字电路中习惯使用，而(b)图可以明确的区分源和漏区，对于理解MOS电路的工作过程很有帮助。图1.5MOS器件的符号

1、VGS对iD及沟道的控制作用MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。从图1(a)可以看出，增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅-源电压VGS=0时，即使加上漏-源电压VDS，而且不论VDS的极性如何，总有一个PN结处于反偏状态，漏-源极间没有导电沟道，所以这时漏极电流iD≈0。

若在栅-源极间加上正向电压，即VGS＞0，则栅极和衬底之间的SiO2绝缘层中便产生一个垂直于半导体表面的由栅极指向衬底的电场，这个电场能排斥空穴而吸引电子，因而使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层，同时P衬底中的电子（少子）被吸引到衬底表面。当VGS数值较小，吸引电子的能力不强时，漏-源极之间仍无导电沟道出现，如图1(b)所示。

VGS增加时，吸引到P衬底表面层的电子就增多，当VGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏-源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图1(c)所示。VGS越大，作用于半导体表面的电场就越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。我们把开始形成沟道时的栅-源极电压称为开启电压，用VT表示。1.2.2MOS晶体管大信号模型及体效应图1.11(a)中定义了NMOS器件的电压、电流正方向，本节的大信号模型的推导均基于此定义。大信号模型的作用是在已知MOS器件的电压后可求出该器件的漏电流。本节介绍的是NMOS器件模型，当模型应用于PMOS器件时，只需将所有的电压、电流乘-1，VTHP取绝对值。

VDS对iD的影响

如图2(a)所示，当VGS>VT且为一确定值时，漏-源电压VDS对导电沟道及电流iD的影响与结型场效应管相似。漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等，靠近源极一端的电压最大，这里沟道最厚，而漏极一端电压最小，其值为VGD=VGS-VDS，因而这里沟道最薄。但当VDS较小（VDS<VGS–VT）时，它对沟道的影响不大，这时只要VGS一定，沟道电阻几乎也是一定的，所以iD随VDS近似呈线性变化。

随着VDS的增大，靠近漏极的沟道越来越薄，当VDS增加到使VGD=VGS-VDS=VT(或VDS=VGS-VT)时，沟道在漏极一端出现预夹断，如图2(b)所示。

再继续增大VDS，夹断点将向源极方向移动，如图2(c)所示。由于VDS的增加部分几乎全部降落在夹断区，故iD几乎不随VDS增大而增加，管子进入饱和区，iD几乎仅由VGS决定。

其中μ0为N沟道表面迁移率(cm2/V·S)，Cox＝εox/tox为栅氧单位面积电容(F/cm2)，W、L分别为有效沟道宽度和长度。

1.2.3MOS晶体管小信号模型小信号模型是工作点附近的大信号模型的近似，由于在许多模拟电路中MOS管偏置在饱和区，因此这里给出其相应的小信号模型。我们通过在偏置点上产生一个小增量，并计算它所引起的其他参数的增量来得到小信号模型，如图1.15所示：

由于漏极电流是栅源电压的函数，因此图1.15(a)引入gmVGS的压控电流源，其中，gm为跨导，表示电压转换为电流的能力，其饱和区表达式为：(1.21)

图1.15(b)中，用电阻r0表示了沟道长度调制效应由于衬底电势影响阈值电压，从而影响栅源过驱动电压(VGS-VTH)，因此在图1.15(c)中，用独立的电流源gmbVBS表示了体效应，在饱和区gmb为：其中η＝gmb/gm。(1.24)

1.2.5MOS晶体管的短沟道效应随着器件尺寸的减小，器件的特征尺寸已经进入亚微米、深亚微米，导致各种高场效应在中反型（弱反型和强反型间）时就占主导地位，这些效应包括速度饱和、阈值电压降低和热载流子效应等。其中基本的效应是速度饱和效应，由公式ν＝μE，可知电场E的增大将导致速度ν的增加，但由于高能声子散射，载流子速度最终不再随电场变化。在硅中，当电场约为106V/m时，电子漂移速度对电场强度的依赖程度降低，最终在沟道中某一点，载流子的速度将达到饱和值(νsat)，约为105m